资料:http://blog.csdn.net/bingqingsuimeng/article/category/1228414http://os.chinaunix.net/a2006/0519/1002/000001002210.shtmlhttp://www.ednchina.com/ART_44010_29_0_TA_eeda337e_3.HTM?jumpto=view_welcomead_1408610592294 好文:http://blog.csdn.net/bingqingsui

1.主频 主频也叫时钟频率,单位是MHz,用来表示CPU的运算速度. CPU的主频＝外频×倍频系数.很多人认为主频就决定着CPU的运行速度,这不仅是个片面的,而且对于服务器来讲,这个认识也出现了偏差.至今,没有一条确定的公式能够实现主频和实际的运算速度两者之间的数值关系,即使是两大处理器厂家Intel和AMD,在这点上也存在着很大的争议,我们从Intel的产品的发展趋势,可以看出Intel很注重加强自身主频的发展.像其他的处理器厂家,有人曾经拿过一快1G的全美达来做比较,它的运行效率相当于2G的

首先是看到FPGA在配置的时候有三种不同的电VCCINT .VCCIO VCCA,于是就查了下有什么不同: FPGA一般会有许多引脚,那它们都有什么用呢? VCCINT为施加于 FPGA 内核逻辑的电压,典型的电压为1.2 V.1.5 V.1.8 V.2.5 V和3V,电流可达12A(?) 专用引脚和用户引脚 FPGA引脚分为两类:专用引脚和用户自定义引脚 专用引脚大概占FPGA引脚数的20%~30%,也就是说其硬件编码都是为了实现专用功能而编写的. 而专用引脚又分为以下3个子类: 电源引脚:接

前几日,做CC1310的通信距离测试,发现我的CC1310的板子在433MHz,50kbps下通信距离非常近,RSSI值下探至-80左右就无法正常通信,与TI宣称的-120dbm接收灵敏度差距较大.使用TI的官方demo板在相同条件下测试,RSII能够下探至-100左右.因此,大概率是我的板子硬件上有问题. 使用smartRF studio对我的板子进行底噪测试,测试结果显示,我的板子的底噪大概在-90dbm左右,而TI的demo板的底噪大概在-105左右. 一般底噪有问题的话,大部分是由于电源

目录 1.注意事项 2.设备简介 3.引脚分配 注意事项: ① 插拔下载线时必须断电! ② Quartus II 软件和 NIOS 软件的版本必须一致,并安装在同一个目录下面,安装目录不要有中文和空格. ③ 工程未使用到的 IO 请设置为三态. ④ 要用quartusII不要用64位的那个启动,否则就报XXXX不支持. 设备简介: ① 主芯片采用 ALTERA 公司最新四代 FPGA CycloneIV 系列 EP4CE6E22C8N: ② 板载 EPCS4N/EPCS16 大容量串行配置芯片

<FPGA最小系统分析与电路设计> 部分节选自<FPGA应用开发入门与典型.pdf > FPGA最小系统包括:FPGA芯片.下载电路.外部时钟.复位电路和电源. 如果使用NIOS II软嵌入式处理器还要包括SDRAM和Flash. )配置管脚 MSEL[1..0]:用于选择配置模式,FPGA有多种配置模式,如主动.被动. 快速.正常.串行.并行等,以此管脚进行选择: DATA0:FPGA串行数据输入,连接置配置芯片的串行数据输出管脚: DCLK:FPGA串行时钟输出,为配置器件提供

IO资源 IO是与外界沟通和控制的通道,fpga提供了丰富的IO和一些实用的特性. 本文简要的将主要的特性摘录下来做设计参考用.具体参数参考handbook. 第一部分:IO特性概述 -----通过软件的灵活配置,可适应不同的电器标准与I/O物理特性:可以调整匹配阻抗特性,上下拉电阻:可以调整输出驱动电流的大小等. 可编程上拉(Each Cyclone II device I/O pin provides an optional programmable pull-up resistor dur

IO资源 IO是与外界沟通和控制的通道,fpga提供了丰富的IO和一些实用的特性. 本文简要的将主要的特性摘录下来做设计参考用.具体参数参考handbook. 第一部分:IO特性概述 -----通过软件的灵活配置,可适应不同的电器标准与I/O物理特性:可以调整匹配阻抗特性,上下拉电阻:可以调整输出驱动电流的大小等. 可编程上拉(Each Cyclone II device I/O pin provides an optional programmable pull-up resistor dur

用户I/O:不用解释了.   配置管脚: MSEL[1:0] 用于选择配置模式,比如AS.PS等. DATA0 FPGA串行数据输入,连接到配置器件的串行数据输出管脚. DCLK FPGA串行时钟输出,为配置器件提供串行时钟. nCSO(I/O)FPGA片选信号输出,连接到配置器件的nCS管脚. ASDO(I/O)FPGA串行数据输出,连接到配置器件的ASDI管脚. nCEO 下载链期间始能输出.在一条下载链中,当第一个器件配置完成后,此信号将始能下一个器件开始进行配置.下载链上最后一个器件的n

一.开篇 1.Linux 描述的电源状态 - On(on)                                                 S0 -  Working - Standby (standby)                              S1 -  CPU and RAM are powered but not executed - Suspend to RAM(mem)                        S3 -  RAM is powe

5.1 HID介绍 为简化USB设备的开发过程,USB提出了设备类的概念.所有设备类都必须支持标准USB描述符和标准USB设备请求.如果有必要,设备类还可以自行定义其专用的描述符和设备请求,这分别被称为设备类定义描述符和设备类定义请求.另外,一个完整的设备类还将指明其接口和端点的使用方法,如接口所包含端点的个数.端点的最大数据包长度等. HID设备类就是设备类的一类,HID是Human Interface Device缩写,人机交互设备,例如键盘.鼠标与游戏杆等.不过HID设备并不一定要有人机接

4.1 USB库函数简介 Luminary Micro公司提供USB处理器的USB库函数,应用在Stellaris处理器上,为USB设备.USB主机.OTG开发提供USB协议框架和API函数,适用于多种开发环境:Keil.CSS.IAR.CRT.CCS等.本书中的所有例程都在Keil uv4中编译. 使用USB库开发时,要加入两个已经编译好的.lib.KEIL中建立USB开发工程结构如图1所示: <ignore_js_op> 图1 文件组织结构 在使用USB库之前必须了解USB库的结构,有助于

6.1 Audio设备介绍 USB协议制定时,为了方便不同设备的开发商基于USB进行设计,定义了不同的设备类来支持不同类型的设备.虽然在USB标准中定义了USB_DEVICE_CLASS_AUDIO--AUDIO设备.但是很少有此类设备问世.目前称为USB音箱的设备,大都使用 USB_DEVICE_CLASS_POWER,仅仅将USB接口作为电源使用.完全基于USB协议的USB_DEVICE_CLASS_AUDIO设备,采用一根USB连接线,在设备中不同的端点实现音频信号的输入,输出包括相关按键

小川工作室编写,本书为LM3S的USB芯片编写,上传的均为草稿,还有没修改,可能还有很多地方不足,希望各位网友原谅! QQ:2609828265 TEL:15882446438 E-mail:paulhyde@126.com 第七章Bulk设备 7.1 bulk设备介绍 USB通道的数据传输格式有两种,而且这两种格式还是互斥的.有消息和流两种对于流状态,不具有usb数据的格式,遵循的规则就是先进先出.对于消息通道,它的通信模式符合usb的数据格式,一般有三个阶段组成首先是建立阶段,数据阶段,确认

9.1 Mass Storage设备介绍 USB的Mass Storage类是USB大容量储存设备类(Mass Storage Device Class).专门用于大容量存储设备,比如U盘.移动硬盘.USB CD-ROM.读卡器等.在日常生活中经常用到.USB Mass Storage设备开发相对简单. 9.2 MSC数据类型 usbdmsc.h中已经定义好MSC设备类中使用的所有数据类型和函数.下面介绍MSC设备类使用的数据类型. typedef enum { //设备加入 USBDMSC_M

8.1 CDC设备介绍 USB的CDC类是USB通信设备类(Communication Device Class)的简称.CDC类是USB组织定义的一类专门给各种通信设备(电信通信设备和中速网络通信设备)使用的USB子类.根据CDC类所针对通信设备的不同,CDC类又被分成以下不同的模型:USB传统纯电话业务(POTS)模型,USB ISDN模型和USB网络模型.通常一个CDC类又由两个接口子类组成通信接口类(Communication Interface Class)和数据接口类(Data In

ModelSim仿真入门之一:软件介绍 编写这个教程之前,为了让不同水平阶段的人都能阅读,我尽量做到了零基础入门这个目标,所有的操作步骤都经过缜密的思考,做到了详细再详细的程度. 如果您是FPGA开发方面的初学者,那么这个教程一定能够帮助你在仿真技术上越过新人的台阶:如果您是FPGA开发的老手,这篇文档也并非对您没有帮助,您可以把教程发给其他刚入门的同事,免去您亲自上阵指导的麻烦,把主要的精力放在更有价值的地方. 一.FPGA设计仿真验证简介 严格来讲,FPGA设计验证包括功能仿真.时序仿真和电

https://item.taobao.com/item.htm?spm=a230r.1.14.8.kauehT&id=40450541158&ns=1&abbucket=19#detail https://item.taobao.com/item.htm?spm=a230r.1.14.1.kauehT&id=40414051387&ns=1&abbucket=19#detail   Intel 凌动 D525 产品参数Intel 凌动 Z3735F 产品参

1. 电源管理的状态 Android的Linux内核为系统提供了4种电源状态,内核的源码为当中的3种定义了名字和相应的宏定义,名字定义在kernel/power/suspend.c中: constchar*const pm_states[PM_SUSPEND_MAX]={ #ifdef CONFIG_EARLYSUSPEND [PM_SUSPEND_ON]        ="on", #endif [PM_SUSPEND_STANDBY]   ="standby",

RN6752功能:2路CVBS转BT656/601/1302高清视频解码芯片.产品特征输入:2路CVBS(不能同时输入)和S-VIDEO(一般不用)输出:BT601/656/1302支持NTSC,PAL复合视频输入:支持高清视频输入AHD1.0和OVI1080N视频源:常见分辨率:720P@25/30HZ       18080N@25/30HZ 通信方式:IIC外部晶振:26/27/54/108  MHZIO电压:1.8-3.3V内核电压:1.2V封装:32pin QFN   package

Hi3516EV300芯片特点: 处理器内核 ARM Cortex A7@ 900MHz,32KB I-Cache,32KB D-Cache /128KB L2 cache 支持 Neon 加速,集成 FPU 处理单元 视频编码 H.264 BP/MP/HP,支持 I/P 帧 H.265 Main Profile,支持 I/P 帧 MJPEG/JPEG Baseline 编码 视频编码处理性能 H.264/H.265 编码可支持最大分辨率为 2688x1520,宽度最大 2688 H.264/H