首页
Python
Java
IOS
Andorid
NodeJS
JavaScript
HTML5
数字设计 hiccup
2024-09-01
hiccup和Latch off
hiccup(Constant-Current)和Latch off 限电流保护的两种形式 hiccup:一种是以恒定电流存在,这种一般是可恢复的,当故障解除后自动恢复: Latch off:一种是锁定关闭,故障解除后也无法恢复,一旦保护后需要重启(比如重置VCC或其他的使能引脚) 一般来讲,日本企业或芯片设计比较喜欢用latch-off Hip-cup mode protection 打嗝是个形象化比喻,比如电路遇到间歇性短路故障,电路就要用试探法去看看短路消失没有,于是加一个短输出,一旦短路
数字设计中的时钟与约束(gate)
转载:https://www.cnblogs.com/IClearner/p/6440488.html 最近做完了synopsys的DC workshop,涉及到时钟的建模/约束,这里就来聊聊数字中的时钟(与建模)吧.主要内容如下所示: ·同步电路与异步电路: ·时钟/时钟树的属性:偏移(skew)与时钟的抖动(jitter).延时(latency).转换(transition)时间: ·内部时钟: ·多路复用时钟: ·门控时钟: ·行波时钟: ·双沿时钟: ·Design Compiler中的
乘风破浪,Windows11官方原装4K壁纸,前卫的艺术数字设计
Windows11预览版官方壁纸 默认主题Windows Windows.zip 月轮主题ThemeA ThemeA.zip 艺术石主题ThemeB ThemeB.zip 日升主题ThemeC ThemeC.zip 艺术主题ThemeD ThemeD.zip 参考 微软 Win11 4K 高清壁纸下载
VerilogHDL概述与数字IC设计流程学习笔记
一.HDL的概念和特征 HDL,Hard Discrimination Language的缩写,翻译过来就是硬件描述语言.那么什么是硬件描述语言呢?为什么不叫硬件设计语言呢?硬件描述语言,顾名思义就是描述硬件的语言,它用文本的形式来描述电子系统硬件结构和行为,是一种用形式化方法来描述数字电路和系统的语言.正是因为如此,硬件与软件不一样,他不像软件,你某天突发奇想,想实现某个的界面,搞搞代码就OK了.硬件它是由实实在在的物理器件搭载而成,用抽象的语言怎么可能弄出一个电路来呢? 一门语言,总有那么一
PCB布线设计-模拟和数字布线的异同(转)
工程领域中的数字设计人员和数字电路板设计专家在不断增加,这反映了行业的发展趋势.尽管对数字设计的重视带来了电子产品的重大发展,但仍然存在,而且还会一直存在一部分与模拟或现实环境接口的电路设计.模拟和数字领域的布线策略有一些类似之处,但要获得更好的结果时,由于其布线策略不同,简单电路布线设计就不再是最优方案了.本文就旁路电容.电源.地线设计.电压误差和由PCB布线引起的电磁干扰(EMI)等几个方面,讨论模拟和数字布线的基本相似之处及差别.模拟和数字布线策略的相似之处旁路或去耦电容在布线时,模拟器件
如何从零开始设计一款漂亮的移动APP?
以下内容由Mockplus团队翻译整理,仅供学习交流,Mockplus是更快更简单的原型设计工具. 我13岁时开始学习平面设计.我从网上课程学会了设计网站,并习惯于全天使用Photoshop和Affinity Designer进行设计.那些经历教会了我如何像设计师那样思考. 我设计和开发应用程序将近有一年时间了.我参加了麻省理工学院的一个项目,与一个团队合作开发Universeaty. 两个月前,我开始研究一个新的应用程序-Crypto Price Tracker,这款APP我会在1月28日发布
Tcl与Design Compiler (五)——综合库(时序库)和DC的设计对象
本文如果有错,欢迎留言更正:此外,转载请标明出处 http://www.cnblogs.com/IClearner/ ,作者:IC_learner 前面一直说到综合库/工艺库这些东西,现在就来讲讲讲综合库里面有什么东西,同时也讲讲synopsys的Design Ware库.主要内容分为三个部分:标准单元库.DC的设计对象.Design Ware库. (1)标准单元库 绝大多数的数字设计流程都是基于标准单元的半定制设计流程.标准单元库包含了反相器.缓冲.与非.或非.与或非.锁存器.触发器等等逻辑
FPGA学习笔记(七)——FSM(Finite State Machine,有限状态机)设计
FPGA设计中,最重要的设计思想就是状态机的设计思想!状态机的本质就是对具有逻辑顺序和时序规律的事件的一种描述方法,它有三个要素:状态.输入.输出:状态也叫做状态变量(比如可以用电机的不同转速作为状态),输出指在某一个状态的特定输出,输入指状态机中进入每个状态的条件.根据状态机的输出是否和输入有关,可分为摩尔(Moore)型状态机和米勒型(Mealy)状态机:摩尔型状态机的输出只取决于当前状态,而米勒型状态机的输出不仅取决于当前状态,还与当前输入有关.通常,我们描述状态机有三种方法:状态转移图.
【设计经验】4、SERDES关键技术总结
一.SERDES介绍 随着大数据的兴起以及信息技术的快速发展,数据传输对总线带宽的要求越来越高,并行传输技术的发展受到了时序同步困难.信号偏移严重,抗干扰能力弱以及设计复杂度高等一系列问题的阻碍.与并行传输技术相比,串行传输技术的引脚数量少.扩展能力强.采用点对点的连接方式,而且能提供比并行传输更高带宽,因此现已广泛用于嵌入式高速传输领域. Xilinx公司的许多FPGA已经内置了一个或多个MGT(Multi-Gigabit Transceiver)收发器,也叫做SERDES(Multi-Gig
2018年这些UI设计趋势正在流行,跟上必拿高薪!
数字设计领域和时尚圈是一样的,总会有各种各样的趋势让人眼花缭乱.无论是用户界面的视觉元素,还是用户体验的细节,总有许多值得说道的新玩法和新方向.就目前来看,UI设计的大趋势是更加大胆新颖的视觉设计,通过富有表现力的设计技法,为用户提供更加沉浸式的体验. 虽然从关键词上来看,大家都在追人工智能(AI),但是落地的设计当中,跟的最紧的依然是现实增强(AR)和虚拟现实(VR),在2017年的风口上吹了整整一年的 AR 和 VR 真正开始在产品设计中落地了. 当然,最重要的,还是来看一看,在 UI设计领
IC设计:CMOS器件及其电路
作为一个微电子专业的IC learner,这个学期也有一门课:<微电子器件>,今天我就来聊聊基本的器件:CMOS器件及其电路.在后面会聊聊锁存器和触发器. ·MOS晶体管结构与工作原理简述 ·CMOS单元电路与版图 ·CMOS门电路 ·CMOS的功耗表示 老实说,CMOS比较偏微电子器件,微电子器件还真难...这里我就说一些做数字设计或许要了解的东西吧(以后要是有必要,会补充). 1.MOS晶体管结构与工作原理简述 我们或多或少知道,晶体管在数字电路中的主要作用就是一个电子开关,通过电压或者电
iOS 停止不必要的UI动效设计
http://www.cocoachina.com/design/20151124/14400.html 前言:这篇短文将会探讨UI设计中动画的过度使用,并将其与早期的视觉设计进行对比,提出一些对于有效的GUI动效设计的建议. 我们将在下文中,简单探讨如何改善下面的这个交互. UI动效设计的反面案例(线上Demo) 注:这个反面案例并非假设,而是来自近期的真实客户案例. 概述 自从 70.80 年代首个光栅图像在CRT屏幕出现以来,人们对于(数字)视觉设计的态度一直在不断进化.与其他艺术领域不同
Scheme实现数字电路仿真(2)——原语
版权申明:本文为博主窗户(Colin Cai)原创,欢迎转帖.如要转贴,必须注明原文网址 http://www.cnblogs.com/Colin-Cai/p/12045295.html 作者:窗户 QQ/微信:6679072 E-mail:6679072@qq.com 上一章给出了组合电路的仿真实现,这一章开始思考时序电路的仿真实现.但时序电路远比组合电路复杂的多,我们先从组成电路的每个元件说起.在程序实现层次,我们可以考虑给每个基础元件一个自定义描述方式,称为原语. Verilog原语 Ve
Scheme实现数字电路仿真(3)——模块
版权申明:本文为博主窗户(Colin Cai)原创,欢迎转帖.如要转贴,必须注明原文网址 http://www.cnblogs.com/Colin-Cai/p/12242650.html 作者:窗户 QQ/微信:6679072 E-mail:6679072@qq.com 上一章介绍了数字电路的重要概念原语,可以用来做门级的元件.这一章里,我们在原语的基础上再引入模块的概念. Verilog模块 模块就是电路的具体描述了,当然上一章的原语也是用来描述电路,但一般原语是为了构造门级或者不可分割的元件
8421BCD转余3码Verilog HDL的设计(1)
近期阅读Verilog HDL高级数字设计(第二版)中,遇到了串行比特流BCD码转余3码转换器的设计,比较独特的是: (1)该转换器的输入为1位串行比特流,输出也为1位串行比特流. BCD码与余三码的转换关系如下: 8421BCD码=余3码+0011 表1 8421BCD码-余3码转换关系(4位无符号数) 10进制 8421BCD码 余3码 10进制 8421BCD码 余3码 0 0000 0011 8 1000 1011 1 0001 0100 9 1001 1100 2 0010 0101
数字逻辑实践6-> 从数字逻辑到计算机组成 | 逻辑元件总结与注意事项
00 一些前言 数字逻辑是计算机组成与体系结构的前导课,但是在两者的衔接之间并没有那么流畅,比如对面向硬件电路的设计思路缺乏.这篇总结是在数字逻辑和计组体系结构的衔接阶段进行的. 虽然这篇文是两门课的交接,也算是两个系列的一种过渡,但不代表我的数字逻辑部分就已经完成,这个系列后续会继续更新FPGA的小项目记录,以及阅读笔记等等. 本文主要是对于这个视频的笔记,我觉得很有用,加之此前我的实验报告由于课程关系不好直接往网上发,所以在这里整理一部分代码留作黑箱子.后续还会根据课程老师的要求对本文进行补
IC设计学习路线
一 前言 一直以来都是这也想学那也想学,搞个两三个月又放弃了,开始搞新的,从来没有任何东西超过一年,更不要说坚持三年.现在经历的事情多了,学过各种编程语言明白了要想学会一个专业技能,至少是三年.得到软件上吴军老师,对于学习的原则为系统性学习,谷歌方法论223封信<系统学习的方法>.简单总结系统学习,一年理论(基础知识,某方向应用)+一年实践(项目).详细例子,如下博客,关于FPGA的学习路线: https://blog.csdn.net/k331922164/article/details/4
[整理]一个有关Latch(锁存器)的有趣问题
起源 今天诳论坛,突然发现了一个有关latch的问题,由于对D Flip-Flop和Latch还有些疑问,就点击了进去,一看果然有些意思,也挺有学习意义的,于是本文就诞生了.喊出口号~Just note it. 有意思的问题图 两个问题. 上面左边描述的电路,如果不加else q<=0;,会生成latch吗? 上面右边描述的电路,如果不加else q<=0;,会生成latch吗? 集思广益 论坛上还是有很多的大神和前辈的,几个回答相当不错,有着极强指导意义,让人不禁思考问题,然后开始默默思考人
(原创)巩固理解基于DS18B20的1-wire协议(MCU,经验)
1.Abstract 如前篇随笔所写,将以前遇到最难懂的两个部分重拾一下.前一篇写的是I2C协议(http://www.cnblogs.com/hechengfei/p/4117840.html),这一篇就来写基于DS18B20的1-wire协议.以前用到它的时候是借助别人写的文章和配套程序,整了一个一知半解:现在重新学习一遍,我想参考的资料就只有唯一一份了--芯片手册,最为权威和齐全的.在平静下来写这个的时候,着实花了很大精力将手册从头看到尾,部分的时序图在草稿纸上画了画,理解也更加深
“胡”说IC——菜鸟工程师完美进阶
“胡”说IC——菜鸟工程师完美进阶(数十位行业精英故事分享,顶级猎头十多年来经验总结,对将入或初入IC电子业“菜鸟”职业发展.规划的解惑和点拨.) 胡运旺 编著 ISBN 978-7-121-22910-7 2014年5月出版 定价:49.00元 248页 16开 编辑推荐 -<“胡”说IC——菜鸟工程师完美进阶>是由当下流行的互联网思维方式兴起而构思并最终完成的一本有关IC电子职业介绍和规划书籍. -众多行业精英和顶级猎头透过他们各自对产业和职业的深刻理解,采用时下流行的众包方式共同讲述
(原创)基于FPGA的调光流水灯(Verilog,CPLD/FPGA)
1.Abstract 前几天做了一个呼吸灯,觉得确实挺有意思的:可惜的是只有一个灯管亮,板子上有四个灯,要是能让这些灯有序地亮起来,那应该更有趣味了!跟传统的一样,逻辑上做成一个流水灯的样式,这种带有PWM调光的吸引样式,真可谓是超级流水灯了. 做这个是在已做好的呼吸灯的基础上进行添加功能的,整理好了也在随笔里边,这里就直接引用出来. 基于Verilog的PWM呼吸灯:http://www.cnblogs.com/hechengfei/p/4106538.html 2.C
热门专题
springBoot JPA Query 动态查询日期时间段
stm32cube 项目结构
Newtonsoft.Json 字符串转数组
inputTree 内容超出隐藏
python用匿名表达式对列表判断
openvpn多实例
hashcat和ewsa
asp.net core 访问 iis 虚拟目录
app管理风险与应对措施
window node管理工具
systemd日志重定向到文件
django class Meta 使用外部类属性
工具可以连接代理服务器,php不可以
如何在keras2.6上运行keras1.0代码
windows系统服务中新增mysql
windows 命令 提取机器信息
linux 显示GPU内存是851mib
未能加载文件或程序集microsoft Report
多个循环控制器执行顺序是什么
windows的自映射机制