由于公司项目需要,需要学习Aurora协议,才有了这样的连载学习笔记,也算是对自己学习的一份记录吧. 对于Aurora是什么,大家自行百度. 当然,Kevin也在此先提醒大家,本套学习笔记不是你想学就能学的哦,毕竟Aurora还是属于FPGA的一种高速协议了. 如果你还是FPGA小白,建议你还是踏踏实实的看Kevin的SDRAM视频教程吧,别没学会走就想着跑了. SDRAM视频相关资料链接在博客的微课堂页面:FPGA微课堂 好了,不多说,直接步入正题. 这套连载学习笔记,以 ISE 14.7 为

在仿真DDR3核时,用modelsim编译时会出现下面错误 Error:can't read "env(XILINX)":no such variable 原因:在.do文件中指定的glbl.v文件的路径不对vlog  -incr $env(XILINX)/verilog/src/glbl.v 这个是相对路径 措施:glbl.v文件在ISE安装目录下ISE/verilog/src/下面,在.do文件中需要指定这个路径,vlog D:/Xilinx/14.7/ISE_DS/ISE/ver

编译不成功可能是因为: 1.本身程序有问题. 2.没有设置顶层文件 3.modelsim 出现错误是不要只是看错误的地方,也要看前面的一部分

integer 类型不能直接赋值. 改正之后的代码

一.HSPICE基础知识Avant! Start-Hspice(现在属于Synopsys公司)是IC设计中最常使用的电路仿真工具,是目前业界使用最为广泛的IC设计工具,甚至可以说是事实上的标准.目前,一般书籍都采用Level 2的MOS Model进行计算和估算,与Foundry经常提供的Level 49和Mos 9.EKV等Library不同,而以上Model要比Level 2的Model复杂的多,因此Designer除利用Level 2的Model进行电路的估算以外,还一定要使用电路仿真软件

如果我们已经书写了一段FSM代码,现在想倒过来把它转换成为状态转移图,方便我们直观地检查我们书写的状态对不对(在写论文什么的画图太麻烦的时候,有个自动生成的是多方便啊!),应该怎么弄呢?通过在Vivado中调用ModelSim,可以直接完成这个操作,下面我们就来看看这个神奇的转换是如何完成的. 首先介绍一下软件环境: ü  操作系统win7 sp1 64位 ü  Vivado2014.1 64位 ü  Modelsim SE-64 10.2c 然后就是打开Vivado,新建一个RTL工程,配置好

一.HSPICE基础知识Avant! Start-Hspice(现在属于Synopsys公司)是IC设计中最常使用的电路仿真工具,是目前业界使用最为广泛的IC设计工具,甚至可以说是事实上的标准.目前,一般书籍都采用Level 2的MOS Model进行计算和估算,与Foundry经常提供的Level 49和Mos 9.EKV等Library不同,而以上Model要比Level 2的Model复杂的多,因此Designer除利用Level 2的Model进行电路的估算以外,还一定要使用电路仿真软件

文章转载自:http://xfjane.spaces.eepw.com.cn/articles/article/item/77908 基于ADS的ARM调试有关问题总结 1.  在添加文件的过程中你可能已经发现了CodeWarrior IDE 为用户建立了三个 Target,分别是“DebugRel”.“Realse”.“Debug”,这三个Target 分别表示三种 调试方式. DebugRel 表示在生成目标的时候会为每一个源文件生成调试信息:Debug 表示为每一个源文件生成最完全的调试信

航空航天尔雅 选择题1. 已经实现了<天方夜谭>中的飞毯设想.—— A——美国2. 地球到月球大约—— C 38 万公里3. 建立了航空史上第一条定期空中路线—— B——德国4. 对于孔明灯来说,最重要的是—— C——自重5. 世界公认的人类第一次重于空气的,有动力驱动的飞行器进行的载人飞行的空速是每小时—— B——46 公里6. 一战期间飞机使用的是双翼飞机—— B——双翼7. 航空业才逐渐兴起—— B——(一次世界大战后)8. 德国制造了第一架喷气式飞机—— D——德国9. 美国实现了人类

  问题现象:在点击仿真是出现连接错误: Error connecting to the target: (Error -151 @ 0x0) One of the FTDI driver functions used during the connect returned bad status or an error. The cause may one or more of: invalid emulator serial number, blank emulator EEPROM, mis

目录 打开环境变量 更改环境变量 打开环境变量 更改环境变量 "用户变量"和"系统变量"栏里,找到TEMP与TMP,都改成%SystemRoot%\TEMP 改完就ok了

ERROR: Memory overflow. Write to Address 7000fe with data xxxxxxxxxxxxxxxx4634899aabe03499 will be lost        You must increase the MEM_BITS parameter of define MAX_MEM.出现该问题的原因分析:    ddr3_parameters.vh文件中的MEM_BITS用于对已写入的数据个数进行计数的memory_used寄存器(在所生成

调用altera IP核的仿真流程—下 编译 在 WorkSpace 窗口的 counter_tst.v上点击右键,如果选择Compile selected 则编译选中的文件,Compile All是编译所有文件,这里选择 Compile->Compile All,如下图所示: 在脚本窗口中将出现一行绿色字体 # Compile of altera_mf.v was successful. # Compile of counter.v was successful. # Compile of r

基于modelsim-SE的简单仿真流程—下 编译 在 WorkSpace 窗口的 counter_tst.v上点击右键,如果选择Compile selected 则编译选中的文件,Compile All是编译所有文件,这里选择 Compile->Compile All,如下图所示: 在脚本窗口中将出现绿色字体: # Compile of counter.v was successful. # Compile of counter_tst.v was successful.,说明文件编译成功,在

仿真前的准备工作:在modelsim中添加lattice仿真库:1.去除modelsim安装目录下modelsim.ini的只读属性.2.打开modelsim,更改目录File>Change directory (这里是库要存放的地方,一般放在modelsim的根目录下的,如D:\modeltech_10.1a\Lattice) 3.新建一个库File>New>Library,取个名字(我使用MACHXO2系列芯片,取了machxo2) ) 4.编译库Compile>Compile

根据网上的nRF24L01+例程和TI提供的MSP430RF6989的硬件SPI总线例程编写程序,对硬件MSP-EXP430RF6989 Launch Pad+nRF24L01P射频模块(淘宝购买)进行调试. 1. nRF24L01+初始化寄存器配置失败的原因(2015年12月20日)(第2点是错误的) (1) SPI总线的配置要和配对设备一致,详见<MSP430中SPI总线的两种实现方式>. (2) 在nRF24L01+初始化寄存器配置的过程中,部分寄存器总出现写入失败(ENAA.RF_CH

在使用questasim或者modelsim仿真时,如果需要控制仿真时间长度,一般在vsim中使用 run xxxxms/us等命令. 但是有时候不好估计仿真多长时间才能得到所有希望观察的结果,这个时候可以在仿真tb文件中合适的位置加入-finish命令.不过仿真运行到这个位置时sim程序会提示退出,所以如果需要观察波形的话一般不使用这个命令. 下面还有一张方式可以控制questasim仿真时间:通过添加断点. 添加断点可以在vsim脚本中添加when { condition } { stop

我的原理图采用的是bdf的顶层原理图的设计,仿真工具用的是modelsim-altera,调用仿真后的错误提示: # ** Error: (vsim-3033) C:/Users/lenovo/Desktop/uart/simulation/modelsim/uart_test.vt(46): Instantiation of 'uart_test' failed. The design unit was not found.# Region: /uart_test_vlg_tst 经过goog

EDA Tools: 1.Vivado 2015.1(64-bit) 2.Modelsim SE-64 10.1c Time: 2016.05.26 ----------------------------------------------------------------------------------- 喜欢使用Modelsim工具独立进行代码的仿真.也不是Vivado自带的不好(至少目前的小代码没啥影响) 只是在一个vivado工程进行仿真时,添加文件的功能没用太明白,好烦! --