作者:iJonas 本人原创,转载说明出处. 公众号:仿真社区Plant Simulation 关注知乎专栏:iJonas 目录 简介 使用方法 注意 1.简介 很多情况下,我们需要把模型发送给客户.领导查看当前效果或者确认准确性,但不想让其修改参数.查看代码或者其电脑未安装Plant Simulation软件,这时可以使用Plant Simulation的打包功能. 打包功能:会将当前模型和部分软件功能一起打包成一个exe,在未安装软件的电脑上也可以查看并运行模型. 2.使用方法 打开需要"打

1. 在管理类库中添加ODBC. 2. 在控制面板->管理工具中设置ODBC,添加SQL Server服务. 3. 在plant simulation中将信息流中的ODBC添加到Frame中. 4. 双击打开ODBC,设置数据库名和用户名密码,点击登录测试连接情况.

Plant Simulation 是面向对象的三维离散事件仿真软件,使您能够快速.直观地构建逼真的物流模型. 您还可以使用高级统计工具执行复杂的生产分析.以下介绍该软件的一些常用命令. 1. clearConsole: 清空控制台内容. 2.表操作: is orderlist : table[string,real]; do orderlist.create; orderlist[,] := "cans"; orderlist[,] := 3000.0; orderlist.forge

冲压车间是将板材冲压形成汽车车身.车厢.车底板等部件的过程,冲压是汽车生产四大加工工艺的首个工序,直接影响着汽车焊装.涂装.总装车间的生产.冲压车间生产具有以下特点: 换模时间长:每种冲压件均有一套专用冲压模具,模具从模具库通过天车送到冲压线,并进行换模,换模时间需几分钟到十几分钟,远大于单个产品的冲压时间,因此换模时间不可忽略. 大批量生产:因不同产品换模时间较长,且准备过程需要消耗大量的能源和人力,生产过程应尽量减少换模次数,因此采用批量生产的方式. 需求拉动:为了满足下游车间正产生产,冲压

Steelray Project Viewer 2019.1.69 1CDIAR Embedded Workbench for Renesas M16C-R8C v3.71.1 1CD Mentor Graphics QuestaSim 10.6c Win32_64 2DVD Hexagon PPM COADE TANK 2017 SP1 v9.00.01 1CD HanGi.IT.AStrutTie.v2017 1CD Microplot (ex. XP Solutions) Site3D v

目录 一.背景知识 二.SimPy 讲解 2.1 SimPy 概述 2.2 基本概念 2.3 一个汽车开开停停的例子 2.4 在走走停停过程中增加充电过程(过程交互) 2.5 共享资源 三.后续 参考链接 附录二 一.背景知识 人们在生产活动和社会活动中,经常遇到一类复杂的系统,这类系统中有许多事件时而出现,时而消失,时而动作,时而停止,而启动和停止都发生在一些离散的时刻,并带有一定的随机性.例如,港口中船舶的停靠码头.生产线上机床的启停.电话的接通和断开.计算机系统中某项作业的进行和退出,凡此

Plant Design Review Based on AnyCAD eryar@163.com Abstract. AVEVA Review is used to 3D model visualization for plant or ship design, construction and operation. Taking data from a range of 3D design systems, AVEVA Review delivers a virtual reality vi

1 什么是后仿真? 后仿真也成为时序仿真,门级仿真,在芯片布局布线后将时序文件SDF反标到网标文件上,针对带有时序信息的网标仿真称为后仿真. 2 后仿真是用来干嘛的? 检查电路中的timing violation和 test fail,一般都是已知的问题.一般后仿真花销2周左右的时间. 网标仿真的目的是检查RTL仿真和综合后的一致性(logic Equivalence check),由于网标仿真非常慢,所以网标仿真不充分,有的公司没有网标仿真,即使有后仿真,后仿真一般是时间非常少,因为后仿真时间

1. CIF多个DC到EWM系统,创建SCU并配置成仓 2. tx:/sapapo/loc3 对多个DC生成分配模型 3. IMG:分配仓库编号 去掉缺省的授权处理方 4. 维护SCU hierarchy ,解决一个仓库对应多个ERP plant transaction: /SCMB/SCUHIERMAIN SCU 供应链单元是EWM的管理单位,管理人是库存管理人,授权处理方是库存所有人. SCU hierarchy 是供应链处理层次,用于一个仓库对应多个ERP DC时分配主子关系的功能. Su

# 9月13日 于成都黄龙溪 1 #!/usr/bin/perl # Author : Leon Email: yangli0534@gmail.com # fdtd simulation , plotting with gnuplot, writting in perl # perl and gnuplot software packages should be installed before running this program #use Time::HiRes qw(sleep);

原文链接 PMC/PEC Boundary Conditions and Plane Wave Simulation (FDTD) OptiFDTD now has options to use Perfect Electrical Conductor (PEC) and Perfect Magnetic Conductor (PMC) boundary conditions. You can choose which boundaries use the new conditions, and

CST偶极子天线仿真,半波振子天线 一.本文使用CST仿真频率为1GHz的偶极子天线,使用2013版本.仿真的步骤为 1.选择一个CST的天线工程模板 2.设置好默认的单位 3.设置背景的材料(空气腔等) 4.建模,画出天线的结构 5.设置频率 6.设置边界条件 7.定义激励 8.远场设置 9.设置远场结果分析的模板 10.选择合适的求解器 11.分析结果 二.具体实现. 1.新建工程,依次选择Microwave&RF->Antennas--->wire--->Integral

fault simulation是指对fault circuit的simulation,来locate manufacturing defects并且进行fault diagnosis. logic simulation针对logic circuit model的simulation,主要有compiled-code和event-driven两种techniques. Logic simulation针对design verification的: 一般design verificaiton起始于

Apparently, this ongoing work is to make a preparation for futural research on Deep Reinforcement Learning. The goal of this work is to build a simulation platform that can insert the Deep Reinforcement Learning algorithms as a robot motion planning

摘要:这2个单词 还是用英文解释,比较准确.按我的理解:simulation就是模拟,可以做些改变. emulation是仿真,是按照原来的样子进行部署,不可以改变. Yes, the concepts are very different. A simulation is a system that behaves similar to something else, but is implemented in an entirely different way. It provides th

In digital logic simulation, a delta cycles are evaluation of expressions, followed by value updates, causing more evaluations, and more value updates, and so on. Each time through the loop is one delta cycle. Different languages have specific defini

"Delta cycles are an HDL concept used to order events that occur in zero physical time."sigasi.com Taking the definition for Sigasi, what VHDL calls delay cycles, Verilog calls a scheduler. How VHDL and Verilog determine the order of zero time e

题意:模拟Petri网的执行.虽然没听说过Petri网,但是题目描述的很清晰. 代码:(Accepted,0.210s) //UVa804 - Petri Net Simulation //Accepted 0.210s //#define _XIENAOBAN_ #include<iostream> #include<map> using namespace std; struct { map<int, int> ipt, opt; } Trans[111]; int

Previously in this series: The beta distribution Empirical Bayes estimation Credible intervals The Bayesian approach to false discovery rates Bayesian A/B testing Beta-binomial regression Understanding empirical Bayesian hierarchical modeling Mixture

QuartusII中仿真时出现No simulation input file assignment specified on simulator page of the settings dialog box解决方法 翻译成中文:仿真文件没有被指定,要仿真的话先要建一个仿真文件: 情况一:(你没有建过仿真文件)file -> new -> 选择Other file选项卡 -> Vector Waveform File 然后把输入输出端口加进去,再设置输入的信号,保存,就可以仿真了. 情