『转载』Debussy快速上手(Verdi相似) Debussy 是NOVAS Software, Inc(思源科技)发展的HDL Debug & Analysis tool,这套软体主要不是用来跑模拟或看波形,它最强大的功能是:能够在HDL source code.schematic diagram.waveform.state bubble diagram之间,即时做trace,协助工程师debug. 可能您会觉的:只要有simulator如ModelSim就可以做debug了,我何必再学这

source code window: 提供了一个比较友好的界面,将整个设计的source code按设计的层次结构以树状排布,并且可以在代码上反标仿真结果,支持查找.寻找驱动等一些debug常用的操作 schematic window: 将设计原代码提取成电路图,有Hierarchy和Flatten两种方式显示,并且能够提取电路的一部分单独显示,或者是提取某个信号的输入/输出电路等,能够很方便的查勘信号.模块之间的电路关系,同样也可以反标仿真结果: waveform window: 可以载入v

转载:http://blog.sina.cn/dpool/blog/s/blog_7853c3910102yn77.html VCS仿真可以分成两步法或三步法, 对Mix language, 必须用三步法.我呢,因为运用都是简单的非mix language,所以经常用一步法,因为这样省劲,但是对于跑regression最好还是两步法.VCS对应的waveform工具有DVE和Verdi, DVE因为是原生的,所以VCS对DVE非常友好.但DVE已经过时了,其对uvm等新feature支持的不好.

转自:https://blog.csdn.net/bcs_01/article/details/79803304 转自:https://blog.csdn.net/wonder_coole/article/details/79618696 1.VCS的仿真选项分编译(compile-time)选项和运行(run-time)选项,同时本文增加了调试选项. 1.1 VCS常用的编译选项 选项 说明 -assert dumpoff | enable_diag | filter_past 定义Syste

verdi\debussy的使用技巧 转载from 大西瓜FPGA 大西瓜FPGA-->https://daxiguafpga.taobao.com fsdb display Debussy本身不含模拟器(simulator),必须呼叫外部模拟器(如Verilog-XL or ModelSim)产生FSDB file,其显示波形的单元"nWave"透过读取FSDB file,才能显示波形或讯号值的变化. 如何在modelsim里面产生.fsdb文件呢?可以在testbench文件

引用:http://blog.csdn.net/naclkcl9/article/details/5425936 1. verdi 加强了active anotation, active trace和trace this value的能力,并且引入了Temperal flow view.在trace X的时侯面对很多选项,推举的快速定位的方法是: 1) 找出来自于信号源的明显的错误,譬如(uninitialize,setup, hold time voilation, no drivers) •

quit -sim set PATH1 D:/Program/modelsim/vivado_lib set PATH2 D:/Program/Vivado/Vivado/2014.4/data/verilog/src set PATH3 D:/Program/Vivado/Vivado/2014.4/data/verilog/src/xeclib vlib novas vmap novas novas vcom +acc -work novas novas.vhd vlib work vmap

sim.do文件 quit -sim set PATH1 D:/Program/modelsim/vivado_lib set PATH2 D:/Program/Vivado/Vivado/2014.4/data/verilog/src vlib work vmap work $PATH1/simprims_ver vlog $PATH2/glbl.v vlog +acc -work work -f ../src/verilog.f ##vcom +acc -work work -f ../sr

Verdi看波形的基本操作小结: 快捷键:(大写字母=Shift+小写) g    get, signlas添加信号,显示波形n    next, Search Forward选定信号按指定的值(上升沿,下降沿,both,指定Value)向前跳转N    与n功能相同,方向向后y    Keep Cursor at Centor(开关)移至中央并保持居中,再按取消固定居中c    color,调整所选信号的波形显示颜色,线的粗细和类型,非常方便Debugf    full, Zoom All波形

In the Cadence Simvision waveform viewer, I can see every assertions listed as a hierarchical signal, and also can browse assertions and view their counts (failed, active, finished) as regular waveforms. Now in the Verdi, I cannot do like that. Does

verdi安装目录下会有很多小的工具: 1)波形类型转换类:fsdb2saif,fsdb2vcd, log2fsdb(只能增加某些周期性信号,从log txt直接产生fsdb波形,适合于siloti的某些分析) xml2fsdb vpd2fsdb,vcd2fsdb: 2)fsdb的波形合并与抽取:fsdbextract,fsdbmerge: 3)fsdb波形文件的修改,主要是scope:fsdbedit: 4)由fsdb生成force等信息的报告,fsdbreport: 由fsdb拿到file的

HDL Source文件的编译 针对Verilog文件的编译: 使用vericom工具,将verilog source文件写入一个run.f中,如: system.v pram.v TopModule.v 对于include的文件,通过+incdir+引入文件夹. -v +文件名,表示lib的design. invoke方式:vericom -lib <libname> -f run.f 如果verilog source文件中,包含2001的一些结构,需要加-2001 option 可以选择加

1.echo $VERDI_HOME 2.cd $VERDI_HOME/doc 3.okular VerdiTut.pdf& Verdi主要在以下方面使用 Verdi使用情形:        IC验证工程师(Debug)        IC设计工程师(Review) 学习目标主要以下三方面:        能够生成fsdb波形:        能够查看fsdb波形:        能够追踪RTL代码. 生成FSDB波形 三个变量        VERDI_HOME/NOVAS_HOME:仿真器默

前一篇介绍了使用Verdi的后处理模式查看仿真波形进行调试,此外Verdi还支持交互模式,可以调用外部仿真器,下面介绍Verdi调用VCS进行交互模式仿真的方法.注意,这里介绍的方法需要2016版的VCS和Verdi,旧版本不支持. 第一步,调用VCS生成simv. vcs -full64 -sverilog -debug_all -lca -kdb -timescale=1ns/1ps <verilog_file_name> 这里使用了-sverilog选项开启SystemVerilog支持

为了方便查看波形,找来了一款软件——debussy,它的一个优点是任你查看设计内信号,只需一个波形文件,如FSDB文件.而不用像modelsim那样想看某些信号,添加了之后还要重新编译仿真,浪费了很多时间,但modelsim的编译仿真功能很强大.那何不把它们的优点结合起来呢?从这个目的出发,下面即将介绍modelsim与debussy联调环境的搭建. 首先是modelsim和debussy软件的安装.由于前面已介绍过modelsim的,故这里只介绍debussy软件的安装过程. 一.debuss

前段时间看到网上有人在使用debussy软件对Verilog代码进行调试,而且都称赞其是多么的好用,看着很是馋人,说吧,现在用的是quartus与modelsim的联调,似乎还是可以的,但就是每次稍微改一下代码,想要添加一些输出信号的时候,又得改很多地方,而且仿真时间也越来越长,尤其是现在自己做的设计是越来越大,想着这个没接触过的debussy软件究竟怎么个好法,能不能解决我的这些问题呢?不管怎样,试一试就知道了,但每次安装软件的时候,就要破解啊什么的,找各种资料,很是麻烦,但是我的好奇心呢又迫

引子:ModelSim是HDL仿真软件,Debussy是波形查看软件:搭配使用,相当爽.此处所谓快速查看前仿真波形仅为抛砖引玉,大家不要拘泥于此.两款软件的功能都很强大,请自行研究. 注:本篇博文的软件环境为:Debussy 5.3v9 + Modelsim SE 6.5 配置篇 1 安装.和谐软件.略. 2 拷贝文件..\Novas\Debussy\share\PLI\modelsim_pli\WINNT\novas.dll至文件夹..\modeltech_6.5\win32. 3 取消文件.

1.概述 Debussy是NOVAS Software, Inc ( 思源科技 )发展的HDL Debug & Analysis tool,这套软体主要不是用来跑模拟或看波形,它最强大的功能是:能够在HDL source code.schematic diagram.waveform.state bubble diagram之间,即时做trace,协助工程师debug. 之前使用MoselSim进行仿真并进行验证,MoselSim中查看波形进行调试已经很方便,详见另一篇博文“ModelSim之T

如果进行Verdi compile时,出现memory资源不够用.有可能case中出现了问题(或许发生了死循环,造成内存严重占用),此时尽量瘦身TC_FILE_LIST文件,缩小问题case的范围.

Perl自动释放Licence启动Verdi 在工作中,遇到verdi的License不够的情况,某些人占用了多个License,为及时获得一个可用的License,写了一个perl来kill运行时间最长的进程. 主要功能 在perl中,通过(lmstat -a)或者(ps -ef)得到verdi运行情况 得到verdi分配情况 得到verdi占用最多的用户的使用信息 活动该用户使用最长的verdi进程号 具体执行情况 方法一:推荐 方法二: Perl代码 方法一:推荐 #!/usr/bin/p