verilog实验3:AD转换后串口输出到PC端
一、实验任务
通过tcl549AD转换芯片将模拟电压信号转换为数字信号,并通过串口显示到电脑上。此AD转换芯片为串行转换芯片,且转换速率要和串口选择的速率匹配。等待串口发送完后,再进行下一次AD转换。就实际应用而言,此转换速率有点低。
二、代码开发
根据AD芯片的芯片手册编写程序。以下为顶层程序。
//将实时转换的数字结果通过串口传输到PC上
module adc_top
(
clk,
rst,
ad_cs_out,//--TLC549片选信号
ad_clk_out,//--TLC549时钟信号
ad_data_in,//--TLC549数字的输入
txd_out //--串口输出
); input clk,rst,ad_data_in;
output ad_cs_out,ad_clk_out,txd_out; reg ad_cs_out,ad_clk_out;
wire clk_100k,txd_out;
reg [:] cnt;
reg [:] addata; wire TxClk,TxFinish;
reg XmitPlus; //416分频的,产生115200的时钟
defparam Gen_RxClk.divdFACTOR=,Gen_RxClk.divdWIDTH=;//分频时钟
gen_divd Gen_RxClk(.reset(rst),.clkin(clk),.clkout(TxClk));//端口名称关联 //480分频的,产生100k的时钟
defparam Gen_100k.divdFACTOR=,Gen_100k.divdWIDTH=;//分频时钟
gen_divd Gen_100k(.reset(rst),.clkin(clk),.clkout(clk_100k));//端口名称关联 //串口发送
uart_t UartTx(.Bclk(TxClk),.Resett(rst),.Txd(txd_out),
.XmitCmdp(XmitPlus),.TxdBuf(addata),.TxDone(TxFinish)); always @(posedge clk_100k or negedge rst)
begin
if(!rst)
begin
cnt<='d0;
ad_cs_out<='b1;
ad_clk_out<='b0;
XmitPlus<='b0;
end
else
begin
cnt<=cnt+'b1;
case(cnt)
:begin ad_cs_out<='b0;ad_clk_out<=1'b0;end
:begin ad_clk_out<='b1;end
:begin addata[]<=ad_data_in;ad_clk_out<='b0;end
:begin ad_clk_out<='b1;end
:begin addata[]<=ad_data_in;ad_clk_out<='b0;end :begin ad_clk_out<='b1;end
:begin addata[]<=ad_data_in;ad_clk_out<='b0;end
:begin ad_clk_out<='b1;end
:begin addata[]<=ad_data_in;ad_clk_out<='b0;end :begin ad_clk_out<='b1;end
:begin addata[]<=ad_data_in;ad_clk_out<='b0;end
:begin ad_clk_out<='b1;end
:begin addata[]<=ad_data_in;ad_clk_out<='b0;end :begin ad_clk_out<='b1;end
:begin addata[]<=ad_data_in;ad_clk_out<='b0;end
:begin ad_clk_out<='b1;end
:begin addata[]<=ad_data_in;ad_clk_out<='b0;end :begin ad_cs_out<='b1;end//--拉高CS,等待ADC内部转换,时间<=17us
//18:;
//19:;
//20:;
:begin XmitPlus<='b1; end
//22:;
:begin XmitPlus<='b0;end
:
begin
if(TxFinish=='b1)//等待发送完成
cnt<='d31;//发送完成,再按一次复位键,重新一次转换发送
else
cnt<='d30;
end default:;
endcase
end
end
endmodule
三、感悟
通过改变开发板上的可变电阻来改变串口调试助手的显示数字,其实速率真的是很低。毕竟串口就是一个很慢的转换,115200。而AD也只分频100k。楼主正在做一个40M的AD还是并行的,不知道能不能测试成功,希望能够赶紧把这个项目结束。
verilog实验3:AD转换后串口输出到PC端的更多相关文章
- AD转换后数字量的处理
假设模拟输入电压的最大值为5V,A/D转换器件为8位转换. [该转换器的分辨率为1/2n=0.3906%.] [能分辨输入模拟电压变化的最小值为5*0.3906%=19.5mv.] 则模拟电压与数字输 ...
- s5pv210 AD转换
1:ADC:Analog-to-Digital Converter,模拟信号转数字信号,自然界一般为模拟信号,而SoC需要数字信号,所以之间通信需要ADC. 2:转换原理: 以逐次逼近式AD转换为例: ...
- java语言将任意一个十进制数数字转换为二进制形式,并输出转换后的结果
package com.llh.demo; import java.util.Scanner; /** * * @author llh * */ public class Test { /* * 将任 ...
- 在AD转换中的过采样和噪声形成
1. 直接量化的过采样AD转换 此类系统的模型可以用下图表示. 图中xa(t)是输入信号,e(t)是量化引入的噪声,xd[n]是最终得到的数字信号,包含分量xda和xde. 对于M倍过采样,信号与量化 ...
- MSP430常见问题之AD转换类
Q1:MSP430F149 AD 的输入阻抗有多大?A1:RC<2000欧*30PF Q2:MSP430 ADC12 模块的速度?A2: ADC12 的转换速率是转换所需的ADC12CLK 以及 ...
- python 27 获取时区转换后的时间
python3的datetime有timezone属性,这里介绍python2.7环境下,获取时区转换后的时间. 利用第三方插件,pytz,没有安装的话安装一下. #!/usr/bin/env pyt ...
- STC单片机串口输出ADXL335角度值
STC单片机串口输出ADXL335角度值: //***************************************************** //名称:单片机串口输出ADXL335角度值 ...
- H3C模拟器实验之网络地址转换
网络拓扑图 NOTE:各个设备的基本配置在拓扑图上已经标明(需要注意的是RTB的出接口也需要配置IP,但是使用ping -a 10.1.1.1 202.117.144.1 ping不通,这点不是很理解 ...
- 异步控制---实现函数asyncAll,在执行完传入数组中func1,func2,func3异步函数后,输出“end”
实现函数asyncAll,在执行完传入数组中func1,func2,func3异步函数后,输出"end" function func1(callback) { setTimeout ...
随机推荐
- docfx(二)
1. 初始化一个docfx项目 1.创建一个文件夹D:\docfx_walkthrough 2.运行cmd 到该文件下执行命令D:\docfx_walkthrough 3.输入命令 docfx ini ...
- IDEA的破解安装以及汉化
IDEA是一款比eclipse用起来更好用的一款代码编辑器,本人之前也是一直在用eclipse来写代码,后来发现了IDEA用起来会更顺手,所以又转用IDEA了,今天给大家分享一下IDEA的下载安装破解 ...
- JS使用循环按指定倍数分割数组组成新的数组的方法
今天一个新人同事问了我一个问题,就是有一个像下边这种不知道具体长度的数组,想以每4个为一组,重新组合为一个二维数组,很简单的需求只需要用到一个循环再去取余数就可以了,写了一个小demo在这里把代码包括 ...
- Oracle:对表的CREATE、ALTER、INSERT、RENAME、DELETE操作练习以及主外键约束
-创建一个student表,设定表的主键为学号CREATE TABLE student( sno VARCHAR2(10) PRIMARY KEY, --列级约束 sno VARCHAR2(20) C ...
- linux 从softnet_stat查看内核丢包信息
1.从系统整体来考虑,通过netstat 查看: [root@localhost net]# netstat -s |grep drop 3168 outgoing packets dropped 1 ...
- LINUX下文件编译
body, table{font-family: 微软雅黑} table{border-collapse: collapse; border: solid gray; border-width: 2p ...
- python3 第二十一章 - 函数式编程之return函数和闭包
我们来实现一个可变参数的求和.通常情况下,求和的函数是这样定义的: def calc_sum(*args): ax = 0 for n in args: ax = ax + n return ax 但 ...
- CentOS6.x机器安装Azure CLI2.0【1】
安装Azure CLI 2.0的前提是:机器中必须有 Python 2.7.x 或 Python 3.x.如果机器中没有其中任何一个Python版本,请及时安装 1.准备一台CentOS 6.9的机器 ...
- Django_form验证
需求: 当用户向Django后端以post提交数据的时候,无论前端是否进行数据合法验证,后端都需要对客户端提交过来的数据进行数据合法性验证,是否可以利用models中表类字段的约束来实现验证,并且可以 ...
- python_如何判断字符串a以某个字符串开头或结尾?
案例: 某文件系统目录下有一系列文件: 1.c 2.py 3.java 4.sh 5.cpp ...... 编写一个程序,给其中所有的.sh文件和.py文件加上可执行权限 如何解决这个问题? 1. 先 ...