scan design rules
为了更好的设计一个scan design,一些scan design的rule必须遵循。
1)tristate bus在shift mode下必须保持bus contention;
2)bidirectional IO port在shift mode下,必须force在input或者output;
3)gated clock在shift mode下,必须保证enable;
4)derived clock在shift和capture mode下,最好保持bypass;
5)combinational的feedback,在shift和capture mode下,应该break;
6)async的set/reset,在shift和capture mode下,最好使用external pin;
7)clock drive data,在shift和capture mode下,最好进行block;
8)Floating buses,在shift和capture mode下,增加bus keeper;
tristate buses:
ATPG可以保证在capture mode下,不会有两个drive控制一个bus的情况,但是在shift mode下,
并没有这样的保证,所以要求在shift mode下,bus contention不变。
而且一个没有pull-up/pull-down/bus-keeper的bus,也会导致fault coverage loss,因为一个floating bus
是不可预测的,不能进行stuck-at 1的测试。所以pull-up/pull-down/bus-keeper的bus推荐设计。
bidirectional IO port:
在一个capture operation中,bidirectional IO会被指定为input/output,但是在shift operation上,
需要多加控制。
Gated clock:
clock gate的enable端口,同样不能在进行shift mode下,在0与1之间多次变化。
可以使用SE或TM信号控制。
Derived clock:
一个derived clock是指从一个storage element和一个clock generator(PLL,frequence divider,pluse generator)
在整个的test过程中,这些clock必须是bypass的。
Combinational Feedback loops:
当inversion的个数是奇数时,输出形成oscillation,
当inversion的个数是偶数时,输出形成sequential behavior,
在进行test的过程,需要保证loop中的value是controlled,所以需要接爱如逻辑:
Async set/reset signals:
async set/reset不能由primary input直接控制,可能影响shift data的合理操作,所以要求,在shift operation
中,这些信号被force为inactive。
使用TM信号会导致,这些reset/set信号在test过程中,不能被测试到,
使用SE信号可能会使得clock这些set/reset之间造成竞争。
scan design rules的更多相关文章
- scan design flow(二)
在scan stitch之后,scan synthesis就已经完成, Scan extraction主要用来从scan design中extracing所有的instance,来保证scan cha ...
- scan design flow(一)
一个典型的scan实现的flow: clock mux和一些rst,在Scan中都被bypass掉,是不能测到的.所以DFT的test coverage一般就在97%或98%. scan design ...
- Logic BIST
Logic BIST is crucial for many applications, in particular for life-critical and mission-critical ap ...
- DFT设计绪论
DFT设计的主要目的是为了将defect-free的芯片交给客户. 产品质量,通常使用Parts Per million(PPM)来衡量. 但是随着IC从SSI到VLSI的发展,在test上花销的时间 ...
- scan cell
scan cell有两种不同的input: 1)data input:由电路的combinational logic驱动: 2)scan input:由另一个scan cell驱动,从而形成scan ...
- scan & ATPG
Testability用来表征一个manufactured design的quality. 将testability放在ASIC前端来做,成为DFT(Design For Test),用可控(cont ...
- 数据库设计(二)Introduction to Database Design
原文链接:http://www.datanamic.com/support/lt-dez005-introduction-db-modeling.html Introduction to Databa ...
- OrCAD Capture CIS绘制原理图、Allegro PCB Design XL 绘制PCB
1.OrCAD Capture CIS绘制原理图 1.1.快捷键 (1)放置连线 w (2)放置net名称 n 放下一个时再按n可以编辑名字 (3)编辑属性 ...
- ARM JTAG 信号 RTCK 应该如何处理?
用户在调试内嵌可综合内核的 CPU 如 ARM7TDMI-S 时,需要通过打开仿真器的自适应时钟功能. 此时,ARM仿真器根据 RTCK 时钟信号的频率,产生可用于 CPU 内核当前时钟主频的最快的 ...
随机推荐
- SQL Server批量数据导出导入BCP使用
BCP简介 bcp是SQL Server中负责导入导出数据的一个命令行工具,它是基于DB-Library的,并且能以并行的方式高效地导入导出大批量的数据.bcp可以将数据库的表或视图直接导出,也能通过 ...
- 在zendstudio中添加注释
/** * * * @access public * @param string $cat_id 分类查询字符串 * @return string */ 然后在function之前的一行打上/**然后 ...
- SQL Server 用SQL语句查找某个表的触发器
select * from sysobjects where xtype='TR' and parent_obj=object_id('表名') 再用sp_helptext ...
- JS的基础类型与引用类型
两种类型: ECMAScript变量包含两种不同类型的值:基本类型值.引用类型值: 基本类型值:指的是保存在栈内存中的简单数据段: 引用类型值:指的是那些保存在堆内存中的对象,意思是,变量中保存的实际 ...
- 如何在intellj Idea中给新建的项目添加jar包?
1. 假如我加入joda.jar 2. 找到发布的你想要的jar包,下载! 3. 解压刚下载的jar包,复制 4. 在intellj idea中新建一个java项目,然后创建一个专门用于放jar的li ...
- css中各种居中的奇技淫巧总结
css中各种居中的奇技淫巧总结 第一种,在固定布局中比较常用的技巧设置container的margin:0 auto: 第二种(从布局中入手) css .outer{ height:200 ...
- HTML: 仿写一个财经类静态的网页
要求:仿写一个静态的网页,主要采用HTML+CSS+DIV的布局方式, 新建两个文件:demo.html.demo.css 图片素材:image.zip demo.html代码如下: <!doc ...
- Oracle导入中文乱码解决办法
Oracle导入中文乱码解决办法 一.确保各个客户端字符集的编码同服务器字符集编码一致 1- 确定sqlplus字符集编码,如果是windows设置环境变量. 2- 确保Sec ...
- SwipeRefreshLayout实现上拉加载
原来的Android SDK中并没有下拉刷新组件,但是这个组件确实绝大多数APP必备的一个部件.好在google在v4包中出了一个SwipeRefreshLayout,但是这个组件只支持下拉刷新,不支 ...
- Java遇见HTML——JSP篇之JavaWeb简介
一.什么是WEB应用程序 Web应用程序是一种可以通过Web(互联网)访问的应用程序.Web应用程序的一个最大好处是用户很容易访问应用程序.用户只需要有浏览器即可,不需要再安装其他软件. 为什么要学习 ...