一、ARM系统的异常与中断

参考文章:https://www.jianshu.com/p/4ae912d468ac?utm_campaign=maleskine...&utm_content=note&utm_medium=seo_notes

1、赋予了中断号并使能中断的外设,发生中断(这些中断属于一种异常)时,发出信号给中断控制器(GIC、ICTL等),中断控制器再发送信号给CPU;

2、指令不对,数据访问有问题,reset信号,这些都可以中断CPU。

二、CPU模式与寄存器

1、ARM CPU模式

usr :正常模式。除了该模式,其他都叫特权模式

und :未定义模式

svc :管理模式

abt :终止模式

IRQ :中断模式

FIQ :快中断模式

sys :系统模式

2、ARM CPU state,两种指令集

ARM state

Thumb state

3、ARM CPU寄存器:

(1)通用寄存器,其中3个特殊的:

程序计数器(PC)用的寄存器是R15,用于保存处理器要取的下一条指令地址

堆栈指针(SP)用的是R13,用于保存当前处理器工作模式下堆栈的栈顶地址。栈一般是从高地址往下增长的,详细可看下文解析:

https://blog.csdn.net/u011124985/article/details/81529808

链接寄存器(LR)用的是R14,用于保存子程序的返回地址,当子程序的返回地址保存在堆栈中时,R14也可作为通用寄存器。

(2)备份寄存器(banked register)

(3)当前程序状态寄存器(Current Program Status Register);CPSR

(4)CPSR的备份寄存器:SPSR(Save Program Status Register)

注:usr用户模式可以编程操作CPSR,进入其他模式

寄存器如下图,其中灰色的三角形,表示该模式下的专属寄存器;其他为各个模式共用的寄存器。

可以看到,五种异常模式中每个模式都有自己专属的R13 R14寄存器,R13用作SP(栈) R14用作LR(返回地址):

引申介绍一下存储空间中的数据存放

text段(代码段),存放运行的指令数据;

data段(数据段),存放初始化非0的全局变量;

bss段,存放未初始化的和初始化为0的全局变量;

堆段,由用户申请和释放。申请时至少分配虚存,当真正写数据时才分配对应的实存,释放时也并不是马上释放实存,而是可能被反复利用;

栈段,由系统负责申请释放,其操作方式类似数据结构的栈,用于存储參数变量及局部变量,函数的运行也是栈的方式,所以才有了递归;

参数和全局环境变量区,存储程序运行时从shell中传入的参数和环境变量。

4、ARM三级流水线介绍

ARM处理器使用流水线来增加处理器指令流的速度:以下三个流程是一直在同时执行的:

(1)取指(从存储器装载一条指令);(第三条指令)

(2)译码(识别将要被执行的指令);(第二条指令)

(3)执行(处理指令并将结果写回寄存器)。(正在执行,第一条指令)

R15(PC)总是指向“正在取指”的指令。

习惯性将“执行”的指令称为当前第一条指令,因此PC总是指向第三条指令。

即:PC值=当前程序执行地址+8。(ARM指令集下)

当中断发生时,保存的是pc的值,那么中间就有一个指令没有执行(译码)!

所以中断返回是:SUB pc lr-irq #4。(中断返回在后文有讲)

三、arm对异常(中断)处理过程

1、初始化:

a 、设置中断源,让它可以产生中断(TIMER)

b 、设置中断控制器(屏蔽使能某个中断,设置优先级)

c 、设置CPU总开关(使能中断)

2、产生中断:

按下按键--->中断控制器--->CPU

对于不同的异常,CPU跳去不同的地址执行程序。

ldr pc, irq_addr/* vector 0x18 : irq */

该地址是一条跳转指令,最终跳去执行异常处理函数,这个就是异常向量。

注意:

异常发生后,CPSR的值保存到SPSR_xxx、切换到xxx模式、CPU跳到异常向量,例如0x00000008,都是硬件决定的;

中断向量跳到哪个处理函数,是软件决定的。

3、处理过程:

a 、保存现场(各种寄存器)

发生中断时,需要把R0 ~ R14这些寄存器全部保存下来,然后处理异常,最后恢复这些寄存器。

但如果是快中断FIQ,那么我就不需要保存 系统/用户模式下的R8 ~ R12这几个寄存器,在FIQ模式下有自己专属的R8 ~ R12寄存器,省略保存寄存器的时间,加快处理速度,但是在Linux中并不会使用FIQ模式。

b 、处理异常(中断):分辨中断源,再调用不同的处理函数

c 、恢复现场

ldr pc, irq_addr/* vector 0x18 : irq */

irq_addr:
.word do_irq /*注:.align 4 是让该指令下面的代码进行4字节对齐!不是上面 */
.align 4
do_irq:
/*设置该模式的栈顶,每个模式栈不同、不重叠,例如0x33FF0000、0x33FE0000*/
ldr sp, =0x33FD0000
/* 在und异常处理函数中有可能会修改r0-r12, 所以先保存 */
/* lr是异常处理完后的返回地址, 也要保存 */
sub lr, lr, #4
stmdb sp!, {r0-r12, lr}
/* 处理irq */
bl handle_irq_c
/* 恢复现场,会把spsr的值恢复到cpsr里 */
ldmia sp!, {r0-r12, pc}^

CRSR当前程序状态寄存器,这是一个特别重要的寄存器,格式如下:

M0-M4代表的模式:

Bit5 State bits表示CPU用的指令集是什么

Bit6 FIQ disable当bit6等于1时,禁止所有的FIQ中断,这个位是FIQ的总开关

Bit7 IRQ disable当bit5等于1时,禁止所有的IRQ中断,这个位是IRQ的总开关

Bit8 ~ Bit27是保留位

Bite28 ~ Bit31是状态位:

28 V :

29 C :

30 Z :比较相等,Z=1

31 N :

SPSR:发生异常时这个寄存器会用来保存被中断的模式下的CPSR

比如程序在sys模式下运行,CPSR值为X,当发生IRQ中断时会进入irq模式,这个SPSR_irq就保存系统模式下的CPSR的值X。

很好理解,因为这样才能从irq模式,恢复到sys模式!

4、我们来看看发生异常时CPU是如何协同工作的:

进入异常的处理流程(CPU硬件)

a、把下一条指令的地址保存在LR寄存器里

b、把CPSR保存在SPSR里面(某种异常模式下SPSR里面的值等于异常前的模式的CPSR)

c、修改CPSR的模式为进入异常模式

d、跳到向量表

5、返回异常前

a 、lr是根据下表取值后赋值给pc:



例如,如果发生的是SWI可以把 R14_svc赋值给PC,如果发生的是IRQ可以把R14_irq的值减去4赋值给PC

b 、把CPSR的值恢复(CPSR 值等于 某一个异常模式下的SPSR)

c 、清中断(如果是中断的话,对于其他异常不用设置)

ARM中断与架构知识 精简知识点的更多相关文章

  1. ARM CORTEX-M3 内核架构理解归纳

    ARM CORTEX-M3 内核架构理解归纳 来源:网络 个人觉得对CM3架构归纳的非常不错,因此转载 基于<ARM-CORTEX M3 权威指南>做学习总结: 在我看来,Cotex-M3 ...

  2. ARM内核和架构都是什么意思,它们到底是什么关系?

    ARM产品越来越丰富,命名也越来越多.很多朋友提问: ARM内核和架构都是什么意思?内核和架构的关系是什么?比如ARMv7架构,这个架构指的是什么?小编选出了几个精彩回答!希望对嵌友们在选择设计电路时 ...

  3. 关于ARM内核与架构的解释

    本文摘自某论坛某位大神的一段回复,经典至极,copy来己用! 只要你玩过ARM内核的芯片,那么关于内核和架构,我想应该或多或少的困惑过你,看了下面的介绍,你应该会清楚很多! 好比你盖房子,刚开始因为水 ...

  4. linux-2.6.26内核中ARM中断实现详解(转)

    转载:http://www.cnblogs.com/leaven/archive/2010/08/06/1794293.html 更多文档参见:http://pan.baidu.com/s/1dDvJ ...

  5. 基於tiny4412的Linux內核移植 --- 实例学习中断背后的知识(2)

    作者:彭东林 邮箱:pengdonglin137@163.com QQ:405728433 平台 tiny4412 ADK Linux-4.9 概述 前面一篇博文基於tiny4412的Linux內核移 ...

  6. ARM和X86架构

    重温下CPU是什么 中央处理单元(CPU)主要由运算器.控制器.寄存器三部分组成.运算器起着运算的作用,控制器负责发出CPU每条指令所需要的信息,寄存器保存运算或者指令的一些临时文件以保证更高的速度. ...

  7. ARM 中断状态和SVC状态的堆栈切换 (异常)【转】

    转自:http://blog.csdn.net/edwardlulinux/article/details/9261393 版权声明:本文为博主原创文章,未经博主允许不得转载. ARM 中断状态和SV ...

  8. ARM内核和架构

    转:深入浅谈,CPU设计原理          CPU的内部架构和工作原理 推荐一本书:编码的奥秘 一.ARM内核和架构 ARM产品越来越丰富,命名也越来越多.很多朋友提问: ARM内核和架构都是什么 ...

  9. 【ARM】---关于ARM内核与架构的解释

    本文摘自某论坛某位大神的一段回复,经典至极,copy来己用! 只要你玩过ARM内核的芯片,那么关于内核和架构,我想应该或多或少的困惑过你,看了下面的介绍,你应该会清楚很多! 好比你盖房子,刚开始因为水 ...

随机推荐

  1. 2021江西省赛线下赛赛后总结(Crypto)

    2021江西省赛线下赛 crypto1 题目: from random import randint from gmpy2 import * from Crypto.Util.number impor ...

  2. Spring Security探究之路之开始

    前言 在Spring Security介绍中,我们分析到了根据请求获取匹配的SecurityFilterChain,这个类中包含了一组Filter 接下来我们从这些Filter开始探究之旅 Sprin ...

  3. Solution -「多校联训」古老的序列问题

    \(\mathcal{Description}\)   Link.   给定序列 \(\{a_n\}\),和 \(q\) 次形如 \([L,R]\) 的询问,每次回答 \[\sum_{[l,r]\su ...

  4. Solution -「CTSC 2018」「洛谷 P4602」混合果汁

    \(\mathcal{Description}\)   Link.   \(n\) 种果汁,第 \(i\) 种美味度为 \(d_i\),每升价格 \(p_i\),一共 \(l_i\) 升.\(m\) ...

  5. Python:pathlib模块

    Blog:博客园 个人 关于panthlib模块 pathlib模块提供表示文件系统路径的类,其语义适用于不同的操作系统.路径类被分为提供纯计算操作而没有 I/O 的纯路径,以及从纯路径继承而来但提供 ...

  6. OpenHarmony移植案例与原理:startup子系统之syspara_lite系统属性部件

    摘要:本文介绍下移植开发板时如何适配系统属性部件syspara_lite,并介绍下相关的运行机制原理. 本文分享自华为云社区<openharmony移植案例与原理 - startup子系统之sy ...

  7. v77.01 鸿蒙内核源码分析(消息封装篇) | 剖析LiteIpc(上)进程通讯内容 | 新的一年祝大家生龙活虎 虎虎生威

    百篇博客分析|本篇为:(消息封装篇) | 剖析LiteIpc进程通讯内容 进程通讯相关篇为: v26.08 鸿蒙内核源码分析(自旋锁) | 当立贞节牌坊的好同志 v27.05 鸿蒙内核源码分析(互斥锁 ...

  8. 关于TP90 TP99 等常用于评估软件系统的处理性能的指标概念

    工作中还是蛮少直接接触到评估系统性能的,但是不妨碍有兴趣了解.认为这是常识,只是个人才疏学浅不了解其定义. TP=Top Percentile,Top百分数,是一个统计学里的术语,与平均数.中位数都是 ...

  9. 菜鸟到大神之多图预警——从 RAID 到分布式系统中的副本分布

    我们知道,在面对大规模数据的计算和存储时,有两种处理思路: 垂直扩展(scale up):通过升级单机的硬件,如 CPU.内存.磁盘等,提高计算机的处理能力. 水平扩展(scale out):通过添加 ...

  10. Java 8 stream的详细用法

    话不多说,直接看代码演示 /** * @description: stream 练习 * @author: hwx * @date: 2022/02/10 **/ public class strea ...