外带一个月前啃的一个星期，加本星期心无旁骛，啃出些心得，广惠后人。但愿有用。

trn信号是数据链路层的信号 TLP包是数据链路层传给transaction层的包 解包需要一个transaction的协议，所有req信号都是属于transaction层的信号，都是从包内数据解得的

数据链路层中trn_rd是传输TLP包的数据线 其他线都是辅助trn_rd传输数据的。比如起始结束 数据掩膜之类的。

header的叫法只属于transaction，header，payload，digist组成tlp数据包，payload专指有效数据。transaction层中的req_td 是用来表示crc校验用的。

req_rid和req_tag信号是 在接到tlp包后rx_engine进行拆包，得到的requester_id和request_tag信号 该信号传给tx_engine并回传给主机 告诉主机req_rid的请求已经收到，这两个信号与数据位mask（BE）合并于tlp包头的第三帧回传。

虽然pcie只有两根线传数据，但是需要数据链路层一个协议以及tlp解包协议。这主要因为1.数据链路层的协议可以使两端点pcie设备顺利传输数据，在物理层面上保证时序不错位。（电路人来做）2.包协议 更虚构的协议 告诉收发包者各个位都表示什么意思，进行bits align（计算机人关心）。 所以两个协议一个不能少。

non-posted和posted传输方式 修改trn_tbuf_av寄存器实现配置不同方式。 non-posted需要completer传给requester completion包，有时如果requester需要completer读数据 数据包含在completion包里。 posted传输方式 requester总是认为completer能够稳稳收包 不需要completion包应答而且posted request不一定在request tlp包里含有数据。

completion帧协议有变化，|completer_id(16bits)|000|0|byte_count(12bits)|     在此处出数据

http://note.youdao.com/share/?id=c595747071f2a744e6e48c2058f53722&type=note 带图版本；

以上为精髓

下面就是浩如烟海的文档中本人筛选出来的比较有用的文档

pcie_slot_to_pc.pdf

xcell26_678.pdf

PCIE总线的FPGA设计方法.pdf

PCIe-8622H.pdf

基于PCI+Express总线的高性能嵌入式系统研究_1357727089890.pdf

ug197.pdf

重点看ug197.pdf与两篇中文论文对着看

接下来就是实际操作一下xilinx的ip核

看完这些也就是刚刚能知道如何使用ip核，即transaction层和application层的接口。至于数据链路层的设计和Ghz pcb设计就不要想了。

转载：https://blog.csdn.net/jahero/article/details/13994907?locationNum=7

PCIE xilinx v5 IP核使用前的研究的更多相关文章

  1. 从Xilinx FFT IP核到OFDM

    笔者在校的科研任务,需要用FPGA搭建OFDM通信系统,而OFDM的核心即是IFFT和FFT运算,因此本文通过Xilinx FFT IP核的使用总结给大家开个头,详细内容可查看官方文档PG109.关于 ...

  2. Xilinx DDR3 IP核使用问题汇总（持续更新）和感悟

    一度因为DDR3的IP核使用而发狂. 后来因为解决问题,得一感悟.后面此贴会完整讲述ddr3 ip的使用.(XILINX K7) 感悟:对于有供应商支持的产品,遇到问题找官方的流程.按照官方的指导进行 ...

  3. xilinx DMA IP核(一) —— loop测试 代码注释

    本篇笔记中的代码来自:米联科技的教程“第三季第一篇的DMA_LOOP环路测试” 硬件的连接如下图所示: 图:DMA Loop Block Design 橘色的线就是DMA加FIFO组成的一个LOOP循 ...

  4. xilinx DMA IP核(二) —— 文档阅读

    本笔记不记录DMA的Scatter/Gather特性.DMA上有三种总线:AXI4-LIte(对寄存器进行配置),AXI4-Memory Map(用于与内存交互)和AXI4 Stream(用于与外设交 ...

  5. Xilinx FFT IP核缩放因子说明

    以1024点FFT为例, reg [9:0] scale_sch = 10'b11_10_01_01_01; 流水线结构中,将每个基 2 的蝶形处理单元视为一个阶段. 每个阶段进行一次数据的缩减,缩减 ...

  6. xilinx VDMA IP核使用

    VDMA实用配置说明 VDMA是通过AXI Stream协议对视频数据在PS与PL端进行搬运,开发者无需关注AXI Stream协议,在BlockDesign设计中只需要把相应信号进行连接即可. VD ...

  7. Xilinx的IP核接口命名说明

    s_axis中的s表示:slave(从); m_axis中的m表示:master(主). axis表示AXI(一种总线协议) Signal.

  8. xilinx IP核配置,一步一步验证Xilinx Serdes GTX最高8.0Gbps

    版权声明:本文为博主原创文章,未经博主允许不得转载. https://blog.csdn.net/u010161493/article/details/77658599   目录(?)[+]   之前 ...

  9. 7 Series GTP IP核使用总结 IP核配置篇

    FPGA内嵌收发器相当于以太网中的PHY芯片,但更灵活更高效,线速率也在随着FPGA芯片的发展升级.本文对7系列FPGA内部高速收发器GTP IP核的配置和使用做些简单的总结,以备后续回顾重用.本文是 ...

随机推荐

  1. 【Shell】获取设置日期和延时

    1.读取日期 Linux:~ # date Mon Dec 17 03:16:53 EST 2018 2.格式日期并打印 Linux:~ # date "+%d %B %Y" 17 ...

  2. 奥比中光3D视觉传感器--OpenNI 2配置

    PrimeSense是Kinect一代的芯片供应商,位于以色列,也是开源体感开发包OpenNI 的维护者.自从被 Apple 收购后,销声匿迹,OpenNI 也停止更新.现在可以从网站http://s ...

  3. python之获取微信服务器的ip地址

    # -*- coding: cp936 -*- #PYTHON 27 #xiaodeng #获取微信服务器的ip地址 import urllib url='https://api.weixin.qq. ...

  4. Dynamic Lotusscript

    Introduction This short article gives an introduction to the underrated Execute method that is avail ...

  5. Spring Cloud开发实践 - 03 - 接口实现和下游调用

    接口实现 Scot Commons Impl 接口实现模块 scot-commons-impl, 一方面实现了 scot-commons-api 的接口, 一方面将自己暴露为 REST 服务. 有4个 ...

  6. ArcGIS10.1正式版全套下载、安装与破解（附ArcGIS10.1全套下载地址）【转】

    一.准备文件1.ArcGIS10.1安装包:ArcGIS_Desktop_10.1_129026(en)2.认证服务:Pre-release_license_manager3.注册机:arcgis10 ...

  7. js实现放大缩小页面

    <script type="text/JavaScript"> var size = 1.0; function zoomout() { size = size + 0 ...

  8. java操作csv文档通用工具类

    https://blog.csdn.net/rodge_rom/article/details/78898015 另: 参考该博主的关于FTP, EXCEL, WORD, 等工具类文章...

  9. 通过端口 1433 连接到主机 localhost 的 TCP/IP 连接失败。错误:“Connection refused: connect。

    查看:http://blog.csdn.net/simunlin/article/details/71123279

  10. lua闭包

    function MakeCounter() return function() t = t + return t end end local func = MakeCounter() , do pr ...