我的 FPGA 学习历程(07)—— BCD 编码:移位加 3 算法
2-10 进制码,也称为 BCD 码,它的编码方式则是通过一个 4 位二进制来表示一个 10 进制数,部分十进制对应的 BCD 码如下
十进制数 | BCD 码
13 --> 0001_0011
14 --> 0001_0100
19 --> 0001_1001
20 --> 0010_0000
99 --> 1001_1001
对于任意的三位十进制整数存在以下公式:
(ABC) 10 = A*102 + B*101 + C*100
显然,对于任意一个三位数分离它的百位、十位和个位可以通过整除来实现,verilog 语法同时也支持相乘(*)、相除(/)和取模(%)的运算符,Quartus 综合器发现这些运算符时会通过调用 FPGA 内部的嵌入式乘法器来实现这些运算。由于在数字电路中乘除法和浮点数的实现较为复杂,所以其他的综合器或许并不直接提供支持或者会出现仿真与实际不一致的结果,在 verilog 代码中使用乘除法或者取模会使得代码失去可移植性,这里并不建议使用。
这里介绍一种通用的算法用于分离十进数的各个数位,这种称为 移位加 3 算法 的算法 只使用加减和移位运算,它可以满足代码移植性的要求,移位加三算法的流程如下(这里假设要分离的只有 3 个数位):
- 将二进制数左移一位(未满 4 位在前面填 0)
- 如果移动了 8 位,那么二进制数就在 百位、十位和个位列,计算结束
- 在任何一个 BCD 列中,如果任何一个二进制数 大于或者等于 5,就把这个数 加上 3
- 回到步骤 1
下图展示了十六进制数 0x3F 其转化 BCD 码的流程:
根据上图,可以很容易的编写对应的 verilog 代码:
- module bin2bcd8
- (
- input wire [:] binary,
- output wire [:] b,
- output wire [:] c,
- output wire [:] d
- );
- //***********************//
- /*
- * z 作为存储 BCD 码和 二进制码的寄存器
- * 如果输入为 8 位,那么 z 需要的长度为
- * 0xFF = 255 ---> 10-0101-0101 +++ ????-????
- * 总共 18 位
- */
- reg [:] z;
- //***********************//
- always @ (*)
- begin
- z = 'b0; //置 0
- z[:] = binary; //读入低 8 位
- repeat () //重复 8 次
- begin
- if(z[: ]>) //大于 4 就加 3
- z[: ] = z[: ] + 'b11;
- if(z[:]>)
- z[:] = z[:] + 'b11;
- z[:] = z[:]; //左移一位
- end
- end
- assign b = z[:]; //输出 BCD 码
- assign c = z[:];
- assign d = z[:] ;
- endmodule
部分仿真结果如下图:
同理,16 位二进制数的转化流程如下,和上图不同的是移动次数增加了,这次共需要移动 16 次,各位可以试着写出对应的 verilog 代码。
我的 FPGA 学习历程(07)—— BCD 编码:移位加 3 算法的更多相关文章
- 我的 FPGA 学习历程(01)—— FPGA 基础知识和 Quartus 的安装
高级的嵌入式市场主要分为以下三类:ARM.DSP 和 FPGA. 其中 ARM 是行业内的佼佼者,目前几乎所有的安卓智能手机都使用 ARM 授权的 CPU架构:而 DSP(数字信号处理器) 早年就被大 ...
- 我的 FPGA 学习历程(12)—— 电子钟项目准备
初学 FPGA 的时候,我们总是存在很多疑问,比如:xilinx 和 altera 的 FPGA 那种比较好.verilog 语言被如何综合成具体硬件电路.RTL 级电路是什么意思等等.现在我们就不会 ...
- 我的 FPGA 学习历程(09)—— 时序逻辑入门
讲到这篇时,组合逻辑就告一段落了,下面是一些总结: 描述组合逻辑时,always 语句中的敏感信号列表中需要列出全部的可能影响输出的变量 描述组合逻辑时,always 语句中的赋值总是使用阻塞赋值符号 ...
- 我的 FPGA 学习历程(08)—— 实验:点亮单个数码管
数码管是一种常见的用于显示的电子器件,根据数码管大致可以分为共阴极和共阳极两种,下图所示的是一个共阳极的数码管的电路图(摘自金沙滩工作室的 51 开发板电路图),我的 AX301 开发板与这张图的情况 ...
- 我的 FPGA 学习历程(05)—— 使用 Modelsim 仿真工具
在第 3 篇中讲到了如何使用图形进行仿真激励输入,图形输入法尽管简单易学,但如若要求复杂的仿真输入激励.较长的仿真时间或是要求打印输出信息乃至输出文件日志则显得不够用了. 本篇以上一篇的 3-8 译码 ...
- 我的 FPGA 学习历程(02)—— 实验:点亮 LED 灯
关于 Quartus 的操作可以使用 Quartus 自带的帮助,帮助中带有全套的操作教程. 中文网络教程链接(链接至 altera中文官网,点击观看) Quartus II 软件设计系列:基础 Qu ...
- 我的 FPGA 学习历程(14)—— PWM 脉冲宽度调制
PWM 是一种调节输出功率的技术(俗称调压),其原理在于改变输出方波的占空比,具体输出见下图: 输出信号为电压值,当负载为恒阻时,上图中的输出功率分别为 25%.50%.75%. 实现方法如下: 设置 ...
- 我的 FPGA 学习历程(11)—— 实验:按键消抖
按键是一个输入设备,在理论上可以归为开关一类,理想的按键波形如下: 然而由于按键的机械特性,断开和闭合动作是不可能在一瞬间完成的,实际的波形如下: 抖动期间电平处于临界值,由于晶振的频率相当的高,数字 ...
- 我的 FPGA 学习历程(10)—— 实验:数码管驱动
根据黑金 AX301 手册,数码管位选信号命名为 SEL[5:0],其中 SEL[5] 对应最左边的数码管,而SEL[0] 对应最右边数码管:作为约定,在下面的描述中我们对应的称之为数码管 5 和数码 ...
随机推荐
- java连接jdbc
package com.dy.util; import java.sql.Connection; import java.sql.DriverManager; import java.sql.SQLE ...
- C# - 设计模式目录
什么是设计模式 设计模式(OOD)是在面向对象编程(Object Oriented Programming,OOP)中针对在以往的编程里出现的问题所提出的一种解决思路.一种设计类型时的思想和经验,对未 ...
- ddt源码修改:HtmlTestRunner报告依据接口名显示用例名字
背景是这样的: 自己写了一套接口自动化的框架,其中使用unittest + ddt + excel作为数据驱动模式的应用,使用HtmlTetstRunner来生成测试用例. 一切看起来很完美. 但是, ...
- python中的operator.itemgetter函数
operator.itemgetter函数operator模块提供的itemgetter函数用于获取对象的哪些维的数据,参数为一些序号.看下面的例子 a = [,,] >>> b=) ...
- centos7 把终端显示改为英文/中文
把终端显示改为英文: 1.先备份语言配置文件 cp /etc/locale.conf /home/locale.conf.backup 2.打开配置文件 vim /etc/locale.conf 3. ...
- WebApi-1 与MVC路由机制比较
在MVC里面,默认路由机制是通过url路径去匹配对应的action方法 public class RouteConfig { public static void RegisterRoutes(Rou ...
- VS中拒绝在if语句中赋值 (转)
以前节选的内容,出处忘记了. 让Visual C++拒绝在if语句的条件表达式中赋值 一旦不小心把if (c == '+') {}写成了if (c = '+') {}是多么地悲剧. 写成下边这样吧if ...
- 常见jquery面试题
jQuery 面试问题和答案 JavaScript 是客户端脚本的标准语言,而 jQuery 使得编写 JavaScript 更加简单.你可以只用写几行的jQuery 代码就能实现更多的东西. 它是最 ...
- PDF怎么添加文字水印与图片水印
现在是个知识分享时代,但不可避免的盗版也无处不在,不知道在我们大家身边有没有遇到过这样的情况:自己煞费苦心制作的PDF文档不知道在什么时候就会被别人给盗用了,那么如何才能尽量避免这个问题呢?今天带大家 ...
- angular/cli 常用指令
1.安装@angular/cli npm install -g @angular/cli 2.更新@angular/cli npm uninstall -g @angular/cli npm cach ...