PPC MPC85xx e500学习笔记

powerpc的内存体系结构

E500内核中包含内存管理单元MMU，其包含两个查找表（TLB0 Transaction Lookside Buffer）和TLB1来实现虚拟地址和物理地址的转化，其中TLB0用来进行页式映射，TLB1用来进行段式映射。E500有两个版本v1和v2，其中v2内核中的物理地址为36位，支持64GB的寻址，配置上有些不同。

E500v1内核的虚实地址转换





E500内核中使用了两级MMU结构，E500内核中的地址转换不能被禁止，并且在内部支持两个地址空间，分别为地址空间0和地址空间1

L1MMU包括I-L1VSP，D-L1VSP，I-L1TLB4K，D-L1TLB4k, I-L1VSP，D-L1VSP有4个Entry，是TLB1的数据缓冲区。I-L1TLB4K，D-L1TLB4k有64个Entry，是TLB0的数据缓冲区。

E500内核的L2MMU包括TLB0（16个Entry），和TLB1（256个Entry），

L1MMU和L2MMU中的Entry

E500内核的L1MMU和L2MMU中包含了许多Entry，在这些Entry中又包含了许多字段用来支持虚实地址转换，系统软件部能直接操作L1MMU的Entry，而是通过操作L2MMU的Entry来影响L1MMU的Entry

在E500内核中TLB1用来实现虚拟地址和物理之间的段映射方式，在E500内核复位后，TLB1中除了Entry0之外，其他的Entry都被置为无效，TLB1的Entry0初始值如表



E500内核的系统复位地址为0xFFFFFFFC,此时系统只能访问从0xFFFFF000开始的4KB地址，在这段程序空间中，引导程序需要完成对TLB1的其他Entry的初始化操作，建立基本的地址映射，

TILB1支持可变的长度页表，TLB1中一共有16个Entry，支持的最大内存地址空间为4GB，改变TLB1相应的Entry的SIZE字段将会调整TLB1中所支持的页表大小



1.系统软件可以使用TLB1映射IO空间，如PCI总线地址，局部总线地址空间，也可以你使用TLB1对主存储器，如SDRAM，DDR，进行地址映射，使用TLB1进行映射的优点是配置简单，一次最多可以将最多256MB空间进行映射，对于许多简单的应用而言，系统软件设计可以只使用TLB1完成虚实地址转换，而不需要使用TLB0进行页式虚实地址转换。

2.TLB0,TLB0是MMU地址转换单元的核心，E500内核的TLB0共支持256个Entry,支持的页表大小为4KB，因此TLB0所能直接覆盖的物理地址空间只有1MB，但是系统软件只是将TLB0作为页表的缓冲，采用TLB0进行虚拟内存管理需要在主存储器中建立也变，页表的每一个Entry所能管理的页表大小也是4KB，也TLB0支持的页表大小相等，

3.由于TLB0能直接映射地址空间只有1MB，当一个程序使用的地址不在这1MB空间时，将产生TLB miss异常，E500内核中一共有两只TLB miss异常,指令TLB miss异常和数据TLB miss异常。当产生异常时，进入异常处理程序会对存放在外部存储器中的页表进行检索，然后查到页表中和的Entry，将此Entry的值更新到TLB-的Entry中。

E500内核的Cache组成

1.E500内核中仅包含L1 cache，而不包含L2 cache，目前基于E500内核的处理器如,MPC8541,MPC8548包含了L2 cache，但是这些L2cache不属于内核，而是出于处理器。

2.E500内核的L1 cache采用哈佛结构将指L1 cache 和数据L1 cache分离，指令和数据L1 cache的大小都为32K

32kB = cache行长度（32B）X 路数（8路）X组数（128组）