1. mealy型状态机的下一状态和输出取决于当前状态和当前输入;
  2. moore型状态机的下一状态和输出取决于当前状态和当前输入,但其输出仅取决于现在的状态;
  3. 基本门原语的输出端口必须写在端口列表的前面,基本门原语的例化名可选(可以没有名字);
  4. n输入原语:
  5. 标识符大小写敏感,由大小写字母、数字、下画线( _ )和$组成;·变量第一个字符只能是字母或下画线;
  6. 格式指示符对大小写不敏感(b, o, d, h);
  7. 除标识符以外,描述文本可以随意使用空格;
  8. 原语中不能有任何例化或嵌套;
  9. verilog矢量表示为vector[highest:lowest],表达式可以选取部分区间,若选择区间在原区间以外则返回未知量x;
  10. 常用的电路功能验证方法有:逻辑仿真(通过把激励波形加到电路中,监视仿真波形确定电路逻辑)与形式验证(通过复杂的数学论证来证明电路功能,用于大规模复杂电路);
  11. 所有线网类型在仿真开始阶段都赋值为z,除了trireg为x(与开关电平模型有关);
  12. 寄存器类型reg变量开始赋值为x;
  13. ?在UDP中代表输入可以是0、1或者x;
  14. 时序UDP的输出必须声明为reg;
  15. verilog中的变量只有线网型和寄存器型两种,常用的为线网类型的wire和寄存器类型的reg和integer;
  16. wire和reg默认为1位变量;
  17. verilog中integer大小自动取主机所支持的计算机字长,至少32位;
  18. assign定义了连续赋值;
  19. 过程语句中,操作符<=被称为过程赋值运算符;
  20. 在单向或周期性行为中由过程赋值操作符赋值的变量必须是一个已定义的寄存器型变量;
  21. 寄存器变量在仿真期间暂存信息,但这不一定代表已综合电路中会包括硬件寄存器;
  22. Verilog语言允许在事件控制表达式中由电平敏感和边沿敏感的变量混用的情况,但是综合工具不支持这样的行为模型;
  23. 同步机的数据流模型也被称为RTL模型;
  24. 普通过程赋值操作(=), 语句按照顺序依次执行,并在任一语句执行后,下一语句执行前即时进行值的存储;
  25. 非阻塞赋值队列中的语句是并发执行的,而不取决于他们的相对次序;左边式是统一赋值的;
  26. 阻塞赋值(阻塞过程赋值语句)是依次执行的,前一句赋值完以后才执行下一句(包括左式的计算与右式的赋值);
  27. 信号x,z的默认宽度是机器的字节宽度,通常是32位;
  28. 连续赋值语句注意要点:repeat语句中表达式中值为x或者z,结果视为0;移位操作符>>&<<可以使用<<n对数据按指定位置移位n位,并且用0填补减少方向的位数;
    1. 赋值目标只能是线网类型(wire);
    2. 在连续赋值中,只要赋值语句右边表达式任一变量发生变化,表达式立即被计算,计算的结果立即赋值给左边信号(若没有定义延时量);
    3. 连续赋值语句不能出现在过程块中(initial和always);
    4. 多个连续赋值语句之间是并行语句,因此与位置顺序无关;
    5. 连续赋值语句中的延时具有硬件电路中惯性延时的特征,任何小于其延时的信号变化脉冲都将被滤除掉,不会提现在输出端口上;
  29. 函数function必须至少有一个输入自变量,但是不可能声明任何的output和inout端口(自变量);
  30. reg [word_size-1:0]   储存器名[num-1:0] 代表定义了一个有num个word_size位的储存器,看夏宇闻变量memory型 pp34;
  31. if_else 条件语句:
    1. 条件语句必须在过程块(initial or always)中使用,除了在这两种块语句引导的begin_end块中可以编写条件语句外,模块中的其他部分都不能编写
    2. if语句分为:if、if_else、 if_else if_else三种;
    3. if_else & if_else if_else中每个else前面的语句需要以“;”结尾, 整个语句结束后要用“;”结尾;
    4. if后的表达为一般为逻辑表达式 | 关系表达式, 其中0, z, x按 “False” 处理, 1按“True”处理;
    5. if & else后的语句如果为一个以上语句需要用begin_end包裹成复合块语句;
    6. if语句允许嵌套(可综合?)
    7. if与else具有配对关系,else总与上面最近的if配对,如果if与else的数目不是一一对应,用begin_end包裹,否则可能会改变逻辑行为;
  32. case语句可以嵌套;
  33. always语句块中,如果在给定的条件下变量没有赋值,你们这个变量将保持原值,也就是会生成一个锁存器;(如缺少default等)
    1. parameter  参数名1 = 表达式, 参数名2 = 表达式, ......  , 参数名n = 表达式;  (连续地对多个参数进行赋值时,中间用逗号,最后用分号)

verilog 基础知识的更多相关文章

  1. Verilog基础知识0(`define、parameter、localparam三者的区别及举例)

    1.概述 `define:作用 -> 常用于定义常量可以跨模块.跨文件; 范围 -> 整个工程; parameter:     作用 -> 常用于模块间参数传递; 范围 ->  ...

  2. 如何学习FPGA?FPGA学习必备的基础知识

    如何学习FPGA?FPGA学习必备的基础知识 时间:2013-08-12 来源:eepw 作者: 关键字:FPGA   基础知识       FPGA已成为现今的技术热点之一,无论学生还是工程师都希望 ...

  3. 学习 FPGA之前的基础知识

    在学习一门技术之前往往应该从它的编程语言入手,比如学习单片机时,往往从汇编或者C语言入门.所以不少开始接触FPGA的开发人员,往往是从VHDL或者Verilog开始入手学习的.但小编认为,若能先结合& ...

  4. ZYNQ笔记(0):C语言基础知识复习

    ZYNQ的SDK是用C语言进行开发的,C语言可以说是当今理工类大学生的必备技能.我本科学C语言时就是对付考试而已,导致现在学ZYNQ是一脸懵逼.现在特开一帖,整理一下C语言的基础知识. 一.定义 1. ...

  5. 【第一季】CH04_FPGA设计Verilog基础(一)Enter a post title

    [第一季]CH04_FPGA设计Verilog基础(一) 4.1 Verilog HDL 代码规范 u 项目构架设计 项目的构架用于团队的沟通,以及项目设计的全局把控 u 接口时序设计规范 模块和模块 ...

  6. FPGA基础知识关键点摘要

    FPGA基础知识关键点摘要 一.组合逻辑和时序逻辑的区别:组合逻辑与输入直接实时相关,时序逻辑还必须在时钟上升沿出发后输出新值,有没有时钟输入是他们最大的区别!组合时序容易出现竞争冒险现象出现亚稳态, ...

  7. 数字电路基础知识——组合逻辑电路(数据选择器MUX、多路复用器)

    转自:https://blog.csdn.net/vivid117/article/details/100747939 数字电路基础知识--组合逻辑电路(数据选择器MUX.也即多路复用器)本次介绍数据 ...

  8. .NET面试题系列[1] - .NET框架基础知识(1)

    很明显,CLS是CTS的一个子集,而且是最小的子集. - 张子阳 .NET框架基础知识(1) 参考资料: http://www.tracefact.net/CLR-and-Framework/DotN ...

  9. RabbitMQ基础知识

    RabbitMQ基础知识 一.背景 RabbitMQ是一个由erlang开发的AMQP(Advanced Message Queue )的开源实现.AMQP 的出现其实也是应了广大人民群众的需求,虽然 ...

随机推荐

  1. How to: Specify a Display Member (for a Lookup Editor, Detail Form Caption, etc.)如何:指定显示成员(用于查找编辑器、详细信息表单标题等)

    Each business object used in an XAF application should have a default property. The default property ...

  2. .NET Core项目与传统vs项目的细微不同

    我不是什么资深专家,但是我在观察.NET Core创建的控制台程序与普通控制台程序的csproj文件时,发现了一个不同 csproj本质上是一个XML,其中的一个节点<PropertyGroup ...

  3. 一些webpack常见编译报错的解决方案

    重新安装依赖可以解决80%的webpack编译报错问题. rm -rf node_modules rm package-lock.json npm cache clear --force npm in ...

  4. Maven简介与使用

    Maven介绍 Maven是项目管理工具,对软件项目提供构建与依赖管理 Mavan是Apache下的Java开源项目 Mavan为Java项目提供了统一的管理方式,已成为业界标准 Maven核心特性 ...

  5. MySQL Error Log 文件丢失导致The server quit without updating PID file启动失败的场景

    今天在做mysql sniff测试的时候,中间重启MySQL实例的过程中,出现了"The server quit without updating PID file"这个经典的错误 ...

  6. RAC环境下修改字符集

    跟单实例多少有点区别ORACLE 11g RAC 两节点第一步 查看字符集PRIMARY-SYS@mydb2>select userenv('language') from dual; USER ...

  7. Vim 命令常用功能详解

    Vim编辑器 文本编辑器 , 字处理器ASCIIvi:Visual Interface vim :VI iMproved 全屏编辑器,模式化编辑器vim 模式:编辑模式(命令模式)输入模式末行模式 模 ...

  8. 解决IDEA中的DashBoard 不显示端口号

    第一步:找到.idea目录下的workspace.xml文件 第二步:找到下图位置 并添加红色部分代码 添加代码如下: <option name="configurationTypes ...

  9. Docker-Nginx,发布前端服务

    1.安装环境: yum install -y yum-utils \ device-mapper-persistent-data \ lvm2 yum-config-manager \ --add-r ...

  10. php中对于file的相关语句

    // 打开文件 fopen(); // 打开文件的方式 r 只读,r+ 读写方式打开 w 以写入的方式打开 w+ 以读写方式打开(以覆盖的形式写入) // a以写入的方式打开,文件不存在则创建 x创建 ...