jw

1.  ISO/OSI参考模型（七层）  应表会传

传输介质（双绞线，同轴电缆等）不在OSI7个层次之内

电气特性：电压表示0,1；

机械特性：接口形状，尺寸等

过程特性：出现顺序及信号线的工作原理

功能特性：某一电平的电压表示何种意义

物理层：二进制位流

链路层：帧（无差错）

网络层：路由选择、拥塞控制、网络互联

传输层：端到端（差错校验和恢复）

会话层：通讯

表示层：数据交换，格式， 加密解密， 数据压缩与恢复

应用层：提供文件传输、电子邮件、网页浏览

面向数据通信：物数网传                  面向信息处理：会表应

网络功能：物数网                            用户功能：传应表会

TCP/IP模型

四层，  物+数 = 网络接口层   （最底层，负责通过网络发送和接收IP数据报  帧是独立的网络信息传输单元）

网络层 = 网际层

传 = 传   （定义了UDP， TCP）

应表会 = 应用层 （FTP， DNS， HTTP， RIP）

奈奎斯特定理（无噪）

B最大数据传输率

H  信道带宽（信道传输上下限频率的差值）

N为一个码元所取的离散值个数（量化等级， 2进制）

C传输能力

B = 2 * H

C = 2H * log2 N

香农定理

S为信号功率

N为噪声功率

S/N为信噪比(单位dB，如果出现比值字眼才是给出的，否则需要换算)

XdB = 10 * log10（S/N）dB

C = H * log2（1 + S/N)

数据报和虚电路的区别

循环冗余检验CRC：

海明码：

滑动窗口机制：

停止-等待：发=1， 收=1；(来一收一，不扎堆)

后退N帧（GBN）：发>1, 收=1（来一堆，挨个收，丢失从丢的地方重新传）

选择重发：发>1, 收>1（来一堆，收所有，丢失后面的先到达先缓存，然后重收后按顺序排）

CSMA/CD: 带有冲突检测的载波监听多路访问，可以检测冲突，但无法避免

CSNA/CA: 带有冲突避免的载波帧听多路访问，发送包的同时不能检测到信道上有无冲突，只能尽量“避免”

PPP：链路层协议

1.生成树首先要满足树的全部性质，其次图的生成树必然包含图的全部顶点。连通分量是无向图的极大连通子图，其中极大的含义是将依附于连通分量中的顶点的所有边都加上，所以，连通分量可能存在回路。

极大连通子图是无向图（不一定连通）的连通分量，极小连通子图是连通无向图的生成树。极小和极大实在满足连通前提下，针对边的数目而言的，极大连通子图包含连通分量的全部边，极小连通子图包含连通图的全部顶点，且使其连通的最少边数。

2.CPU执行时间是指运行一个程序所花费的时间。CUP执行时间 = CPU时钟周期数/主频  = （指令条数 * CPI）/ 主频

3.将16位有符号数扩展为32为有符号数，符号位不变，附加位是符号位的扩展。如果是正数，原符号位移动到新符号位上，新表示形式的所有附加位都用0进行填充。

如果是负数，对于原码，原符号位移动到新符号位上，新表示形式的所有附加位都用0进行填充；对于反码或者补码，原符号位移动到新符号位上，新表示形式的所有附加位都用1进行填充。

4.SRAM采用双稳态触发器来记忆信息，因此不需要再生，而DRAM采用电容存储电荷的原理存储信息，只能维持很短的时间，因此需要再生。

ROM属于非易失性存储器，升级版有：EPRROM，EEPRROM，FLash

5.不论是中断返回指令，还是无条件转移指令等，指令总是根据程序计数器PC中的内容来执行下一条指令。

6.微程序方式的工作原理：当执行完公共的取指令微操作哦（送至指令寄存器IR）后，由机器指令的操作码字段形成其对微程序的入口地址。

机器指令的地址码字段一般不是操作数就是操作数的地址，不会是微程序的入口地址，另外微指令中并不存在操作码和地址码字段，只存在控制字段、判别测试字段和下地址字段。

7.总线仲裁

独立请求方式每个设备均有一对总线请求线和总线允许线，总线控制逻辑复杂，但响应速度快。

计数器定时方式采用一组设备地址线（约log2 N）

链式查询方式对硬件电路故障敏感，且优先级不能改变

分布式仲裁方式不需要中央仲裁器，每个主模块都有自己的仲裁号和仲裁器，多个仲裁器竞争使用总线。

8.中断周期中关中断是由隐指令完成的；中断服务程序的最后一条指令是中断返回指令；CPU通过IO指令来控制通道；程序中断和通道方式都是由软件和硬件结合实现的IO方式。

9。触发Trap指令是用户态到内核态的入口，可以在用户态下运行。

10.缺页中断的处理流程为：产生缺页中断后，首先去内存寻找空闲物理块，若内存没有空闲物理块，使用页面置换算法决定淘汰页，然后调出淘汰页，最后再调入该进程欲访问的页面。

缺页中断——决定淘汰页——页面调出——页面调入

11.文件系统中，“Open”系统调用的主要功能是把文件控制信息从外存读入内存。

12.文件系统使用文件名进行管理，也实现了文件名到物理地址的转换；对文件的访问只需要通过路径名即可。文件被划分的物理块的大小是固定的，通常和内存管理中的页面大小一致；逻辑记录是文件中按信息在逻辑上的独立含义来划分的信息单位，它是对文件进行存取操作的基本单位。

13.并行技术主要是为了提高整机的运行效率和吞吐率；通道技术是为了减少CPU对IO操作的控制，提高CPU的效率；缓冲技术是为了解决CPU和外设的速度不匹配；虚存技术是为了解决存储系统的容量问题。

14.电路交换是真正的物理线路交换，虚电路交换是多路复用技术，每一条物理线路可以进行多条连接，是逻辑上的连接；数据报服务是无连接的，不提供可靠性保障，也不保证分组的有序到达，虚电路服务提供可靠性，且保证分组的有序到达；数据报服务中，每个分组在传输过程中都必须携带源地址和目的地址；而虚电路中，在建立连接后，分组只需要携带虚电路标志，而不必带有源地址和目的地址。

15.域名系统DNS的组成包括域名空间、分布式数据库、域名服务器。域名的解析是由若干个域名服务器程序完成的。域名系统的组成不包括从内部IP地址到外部IP地址的翻译程序，这个是具有NAT协议的路由器来实现的，和DNS没关系。

16系统结构、指令集、计算机组织都会影响到CPI，时钟频率不会。

17.大端方式是先存储高位字节，后存储低位字节。小端方式和大端方式的区别是字中的字节的存储顺序不同，采用大端方式进行数据存放符合人类正常思维。

18.DMA方式与程序中断方式的比较：

1）DMA传送数据的方式是靠硬件传送，而程序传送方式是由程序传送。

2）程序中断方式需要中断CPU的现行程序，需要保护现场，而DMA方式不需要中断现行程序。

3）程序中断方式需要一条指令执行结束才能得到响应，而DMA方式则可以在指令周期内的任意存储周期结束响应。

4）DMA方式的优先级高于程序中断方式的优先级。

19.ICMP报文作为IP分组的数据字段，用它来使得主机或路由器可以报告差错和异常情况。路由器对TTL值为0的数据分组进行丢弃处理，并向源主机返回时间超时的ICMP报文。

20.路由器在转发IP数据报时，重新封装源硬件地址和目的硬件地址。

21.题目：第一次传输时，设TCP的拥塞窗口的慢启动门限初始值为8，当拥塞窗口上升到12时，网络发生超时，TCP开始慢启动和拥塞避免，那么第12次传输时拥塞窗口大小为多少？

在慢启动和拥塞避免算法中，拥塞窗口初始值为1，窗口大小开始按指数增长。当拥塞窗口大于慢启动门限后，停止使用慢启动算法，改为拥塞避免算法。此时，慢启动的门限值初始值为8，当拥塞窗口增大到8时改用拥塞避免算法，窗口大小按线性增长，每次增长1个报文段。当增加到12时，出现超时，重新设置门限值为6，拥塞窗口重新设置为1，执行慢启动算法，到门限值为6时执行拥塞避免算法，所以1,2,4,8,9,10,11,12,1,2,4,6,7,8,9。。。

22插入排序和选择排序的排序趟数始终为n-1，与序列的初态无关。对于冒泡排序，如果序列初态基本有序，可以在一趟排序后检查是否有元素交换，如果没有说明已经排好顺序。对于快速排序，每个元素要确定它的最终位置都需要一趟排序，所以无论序列原始状态如何，都需要n趟排序，只不过对于不同的初态，每一趟处理的时间效率不同，初始状态越接近有序，效率越低。

.

23.指令字长是指指令中包含二进制代码的位数；

机器字长是CPU一次能处理的数据长度，通常等于内部寄存器的位数；

存储字长是一个存储单元存储的二进制代码的长度

24.在低位交叉存储器中，连续的地址分布在相邻的块中，而统一模块内的地址都是不连续的。

25.运算器包括：算数逻辑单元、暂存寄存器、累加器、通用寄存器、程序状态字寄存器、移位器等

控制器：指令部件、时序部件、微操作信号发生器（控制单元）、中断控制逻辑等，其中指令部件包括PC、IR和指令译码器（ID）

26.中断向量就是中断服务程序的入口地址

27.TCP是互联网中的传输层协议，TCP协议进行流量控制的方式是使用可变大小的滑动窗口协议

28.目的网络不匹配，一律选择默认路由

29.通道是一种硬件、或特殊的处理器，它有自身的指令；通道没有自己的内存，通道指令存放在主机的内存中，也就是说通道与CPU共享内存；为了实现设备独立性，用户使用逻辑设备号来编写程序；来自通道IO中断事件是属于输入/输出的问题，应该由设备管理负责。

30.N0 = N2 + 1

31.邻接矩阵和邻接表既能存储有向图，也能存储无向图，邻接多重表只能存储有向图，十字链表只能存储无向图。

32.堆存储在一个连续的数组单元中，他是一颗完全二叉树；

二叉排序树和小顶锥的共同部分，当且仅有一个左孩子时。

33.在DMA方式下，数据从内存传送到外设经过的路径是：内存——数据总线——DMA——外设

34.会存在内部碎片：固定分区、页式

35.文件在磁盘上存放通常采用连续方式，但在内存上通常不会采用连续方式；对于文件的访问，通常由用户访问权限和文件属性共同限制；在树形目录结构中，对于不同用户的文件，文件名可以相同也可以不同；存取控制矩阵方法通常用于多个用户之间的存取权限保护。

36.存在系统抖动：虚拟页式、虚拟段式

37.CPU启动通道时不管启动成功与否，通道都要回答CPU，通过执行通道程序来实现数据的传送。通道在执行通道程序时，CPU与通道并行，当通道完成通道程序的执行，便产生IO中断向CPU报告。

38.主机AB不在同一局域网，A在链路层封装IP数据报时，MAC帧中目的MAC地址填写的是网关MAC地址，就是交换机的地址。在该以太网IP报头中，目的IP地址是B的IP地址，而且在传输过程中源IP地址和目的IP地址都不会发生改变。

39.路由器可以隔离广播域和冲突域，而其他设备最多能隔离冲突域。

40.在c/s模型中，默认端口号通常都是指服务器端，而客户端的端口号通常都是动态分配。

41.二叉排序树的中序序列才是从小到大排序的

42.m阶B-树根节点至少有两棵树，且这两棵子树可以是空树，其他非叶节点至少有m/2向上取整棵树

B-树又称多路平衡查找树，叶节点都在同一层次上，可以看成是查找失败的点

B+树非叶节点仅起索引作用，每次查找一定会查找到某个叶节点。

43。排序算法中适合并行处理的是快速排序、归并排序、希尔排序

44.。关于配备32位微处理器的计算机，该机器的通用寄存器一般为32位

45.无符号数的移位方式为逻辑移位，不管左移还是右移，都添0

主存字块标记  cache字块地址  字块内地址

标记字段  组号

46.系统总线按传送内容的不同可分为：地址总线、数据总线和控制总线

地址总线由单向多根信号线组成，可用于CPU向主存、外设传送地址信息；数据总线由多向的多根信号线组成，CPU可以沿着这些线从主存或外设读入数据，也可发送数据；控制总线上传输控制信息，包括控制命令和反馈信号等。

47.关键路径上活动的时间延长多少，整个工程的时间也就随之延长多少。

48.散列表中平均查找长度与装填因子（即表中记录数与表长之比）有关。

49.在排序过程中，每一趟都能确定一个元素在其最终位置的有：冒泡排序、简单选择排序、堆排序、快速排序。其中前三者能形成全局有序的连续子序列，后者能确定枢轴元素的最终位置。直接插入排序每一趟排序形成的有序子序列只是局部有序的。

50.算术移位时保存最高的符号位不变，对于正数，原反补算数左移还是右移都是添0，对于负数，原码添0，反码添1，补码左移添0，右移添1.

51.只有当数据发生“上溢”时，机器才会终止运算操作，转去进行溢出处理；

规格化后可以判断运算结果是否上溢出（超过表示范围），但和机器0没有关联，规格化规定尾数的绝对值应大于或等于1/R(R为基数），并小于或等于1；

定点数中的0，是实实在在的0，而不是趋近0的机器0；

在各种数码的表示法中，移码相当于真值在坐标轴上整体右移至正区间内，当移码表示的阶码全0时，为阶码表示的最小负数，此时直接任务浮点数是机器0；

当浮点运算结果在0到最小正数之间（正下溢）或最大负数到0之间（负上溢）时，浮点数趋于0，计算机将其当做机器0处理。

52. 最简单的舍入处理方法是直接截断，不进行任何其他处理（截断法）

IEEE754标准的浮点数的尾数都是大于等于1的，所以乘法运算的结果也是大于等于1，故不需要左规；

浮点运算过程中，尾数出现溢出并不表示真正的溢出，只有将此数右规后，再根据阶码判断是否溢出。

53.高位多体交叉存储器仍然是顺序存储器；而低位多体交叉存储器由于是交叉存放，所以能很好地满足程序的局部性原理。

54.常考的关于透明性的计算机器件有：移位器，指令缓冲器，时标发生器、条件寄存器、乘法器、主存地址寄存器等。