FPGA Asynchronous FIFO设计思路

FPGA Asynchronous FIFO设计思路

将一个多位宽，且在不停变化的数据从一个时钟域传递到另一个时钟域是比较困难的。

同步FIFO的指针比较好确定，当FIFO counter达到上限值时候，FIFO为满，当FIFO counter为0时，FIFO为空。

异步FIFO有writer pointer 和 read pointer两个指针，writer pointer 总是指向下一个要被写入的位置，read pointer 总是指向下一个将被读出的数据。没有必要使用这样一种机制：接受端的用户逻辑先给一个时钟周期到FIFO，使得指针指向将要读出的数，然后接收端在用一个时钟周期来锁存读出的数据。

怎样判定FIFO的空满，当写指针追上读指针时候，FIFO为满，当读指针追上写指针时候，FIFO为空，既然当FIFO为空和满的时候，都是读指针和写指针相等，那该怎么判断空满呢，在读写指针前面多加一位，当读写指针走过FIFO最后一个地址的时，并从头再来，这个时候最高位进行翻转，其他地址位进行清零处理。如果，读写指针最高位相同，说明他们翻转的次数相同，这种情况只有读在写指针的后面，快要空。如果读写指针最高位不同，说明他们翻转的次数不同，这种只能是写指针在读指针的后面，快要满。

`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company:
// Engineer: chensimin
//
// Create Date: 2018/10/24 17:31:22
// Design Name:
// Module Name: beh_fifo
// Project Name:
// Target Devices:
// Tool Versions:
// Description:
//
// Dependencies:
//
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
//
//////////////////////////////////////////////////////////////////////////////////

module beh_fifo #(

    parameter  ASIZE = ,
    parameter  DSIZE =     )
(

    input       wire                 wclk,
    input       wire                 wrst_n,
    input       wire                 winc,
    input       wire  [DSIZE- : ]  wdata,

    output      wire                 wfull,
    output      wire                 rempty,

    input       wire                 rclk,
    input       wire                 rrst_n,
    input       wire                 rinc,
    output      wire  [DSIZE- : ]  rdata

);

//--------------------------------------------------------------
//写一个数据，指针加一
parameter MEMDEPTH =  << ASIZE;
reg [ASIZE   : ]       wptr;
reg [DSIZE- : ]       ex_mem [ : MEMDEPTH-];

always @(posedge wclk or negedge wrst_n)
begin
    if(!wrst_n)
        wptr <= ;
    else if(winc && !wfull)
    begin
        ex_mem[wptr[ASIZE- : ]] <= wdata;
        wptr <= wptr + ;
    end
end

//--------------------------------------------------------------
//将rptr读指针，同步到wclk时钟域，打了三拍
reg  [ASIZE   : ]       wrptr3;
reg  [ASIZE   : ]       wrptr2;
reg  [ASIZE   : ]       wrptr1;

always @(posedge wclk or negedge wrst_n)
begin
    if(!wrst_n)
        {wrptr3, wrptr2, wrptr1} <= ;
    else
        {wrptr3, wrptr2, wrptr1} <= {wrptr2, wrptr1, rptr};
end

//--------------------------------------------------------------
//读指针加一
reg [ASIZE   : ]       rptr;
always @(posedge rclk or negedge rrst_n)
begin
    if(!rrst_n)
        rptr <= ;
    else if(rinc && !rempty)
        rptr <= rptr + ;
end

//--------------------------------------------------------------
//将写指针同步到读指针时钟域
reg  [ASIZE   : ]       rwptr3;
reg  [ASIZE   : ]       rwptr2;
reg  [ASIZE   : ]       rwptr1;

always @(posedge rclk or negedge rrst_n)
begin
    if(!rrst_n)
        {rwptr3, rwptr2, rwptr1} <= ;
    else
        {rwptr3, rwptr2, rwptr1} <= {rwptr2, rwptr1, wptr};
end

//--------------------------------------------------------------

assign rdata  = ex_mem[rptr[ASIZE- : ]];
assign rempty = (rptr == rwptr3);
assign wfull  = (( wptr[ASIZE-:] == wrptr3[ASIZE-:] ) &&
                 ( wptr[ASIZE] != wrptr3[ASIZE]         ));

endmodule

以上只是一个很粗糙的FIFO模型，并不能拿来综合和使用。（待续................）