FPGA对DC-DC精度的要求不断提升

FPGA厂商不断采用更先进的工艺来降低器件功耗,提高性能,同时FPGA对供电电源的精度要求也越加苛刻,电压必须维持在非常严格的容限内,如果供电电压范围超出了规范的要求,就有会影响到FPGA的可靠性,甚至导致FPGA失效。

无论是Intel (Altera)FPGA还是Xilinx FPGA均在数据手册中明确提出了电源精度要求,其中要求最高的是内核和高速收发器的供电。举例来看,Intel公司的Cyclone V、Cyclone 10 GX、Arria10、Stratix 10的电源精度要求在±30mV以内。

Arria10的core和transceiver数据手册上的供电要求(±30mV):

Stratix10的core和transceiver数据手册上的供电要求(±30mV):

如果Stratix10需要支持26.6G transceiver时,收发器供电精度要求 ±20mV以内:

Xilinx公司的Artix 7、Kintex7、Virtex 7等器件电源精度要求也是在±30mV以内,KU+、VU+器件要求电源精度必须达到±22mV以内。

Kintek Ultrascale+的core和transceiver数据手册上的供电要求(±22mV):

由此可见,新一代FPGA的供电精度都在±20-30mv左右,已经是单板中对电源精度要求最为苛刻的器件之一了。

由于输出精度都是理论计算值,并没有考虑单板PCB布线和其他外部设备引入的干扰和误差,因此实际设计产品时,电源输出精度不但必须符合数据手册中的要求,还必须预留一定的余量,通常设计中,我们还会保留50%-100%余量,以保证系统长期可靠工作。


电源的稳态直流精度及计算方法

供电电源的稳态直流精度主要取决于两个因素:电压调整精度和输出电压纹波。这里有一个误区,很多工程师只通过DC-DC数据手册上的电压输出精度来判断器件是否符合要求,其实这是不正确的。 首先很多DC-DC需要外部反馈电阻来决定最终的输出电压,数据手册上的电压调整精度是指芯片本身的输出精度,并没有计算反馈电路引入的偏差。其次,器件数据手册上的电压输出精度并不包含输出电压纹波,必须将两者叠加计算才能得到正确的直流稳态精度。

正确的电源稳态直流精度的计算公式如下:

电源直流稳态精度 =器件输出精度(这里要求全温度,全负载时的精度,很多器件手册只给出典型值,因此要小心)+ ½ 纹波 + 外部反馈电阻精度引入的误差。


高精度电源对减低FPGA功耗的作用

除了电源精度影响整个系统的稳定性和可靠性,更高精度的电源还可以帮助我们降低系统功耗。

我们举一个例子,一个FPGA推荐的典型工作电压为0.85V,最高工作电压为0.88V,最低工作电压为0.82V, 假设供电DC-DC实际稳态直流精度是±30mV ,那么DC-DC必须正好工作在0.85V,如果电压更低,就会低于FPGA对电压下限的要求。

文章参考 来源:骏龙ALTERA社区


版权所有权归卿萃科技 杭州FPGA事业部,转载请注明出处

作者:杭州卿萃科技ALIFPGA

原文地址:杭州卿萃科技FPGA极客空间 微信公众号

扫描二维码关注杭州卿萃科技FPGA极客空间


关于FPGA电源精度要求的更多相关文章

  1. 使用Intel的FPGA电源设计FPGA 供电的常用反馈电阻阻值

    使用Intel的FPGA电源设计FPGA 供电的常用反馈电阻阻值. 当前仅总结使用EN5339芯片的方案 Vout = Ra*0.6/Rb + 0.6 芯片手册推荐Ra取348K,则 3.3V时,取R ...

  2. FPGA电源设计

    LDO(低压差线性稳压器),FPGA需要3.3V.2.5V和1.2V,可选用凌力尔特LINEAR:LT1083/84/85,低压差正压可调稳压器. 应用电路如图所示: 输入端加10UF电解电容,输出端 ...

  3. 【转】分享II→IV FPGA本人的几个版本电源模块设计的方案

    很多人问我FPGA的电源怎么怎么着,当然也有人瞎忽悠乱设计,当然我的设计也不是很完美...这里把我当年第一次设计FPGA,到现在的电源方案,几个演变.分析的过程,给大家讲讲... (1)FPGA电源方 ...

  4. FPGA设计中的电源管理(转载)

    过去,FPGA设计者主要关心时序和面积使用率问题.但随着FPGA不断取代ASSP和ASIC器件,设计者们现正期望能够开发低功耗设计,在设计流程早期就能对功耗进行正确估算,以及管理和对与FPGA相关的各 ...

  5. FPGA的引脚VCCINT 、VCCIO VCCA

    首先是看到FPGA在配置的时候有三种不同的电VCCINT .VCCIO VCCA,于是就查了下有什么不同: FPGA一般会有许多引脚,那它们都有什么用呢? VCCINT为施加于 FPGA 内核逻辑的电 ...

  6. 关于FPGA的一些小见解

    Xilinx FPGA配置bit流文件 Xilinx FPGA的供电是采用USB作为电源,使用Verilog HDL或VHDL实现的逻辑电路通过Xilinx的综合工具生成bit流文件,通过Digile ...

  7. FPGA噪声干扰

    在FPGA高速AD采集设计中,PCB布线差会产生干扰.今天小编为大家介绍一些布线解决方案. 1.信号线的等长 以SDRAM或者DDRII为例,数据线,命令线,地址线以及时钟线最好等长,误差不要超过50 ...

  8. 通俗讲解MOSFET

    一位工程师曾经对我讲,他从来不看MOSFET数据表的第一页,因为“实用”的信息只在第二页以后才出现.事实上,MOSFET数据表上的每一页都包含有对设计者非常有价值的信息.但人们不是总能搞得清楚该如何解 ...

  9. SDRAM 学习笔记(一)

    前面几篇博客已经讲到了关于0V7725的相关驱动问题,那么OV7725驱动成功之后,设定OV7725输出RGB565格式,那么对于640x480x16,那么若是选用FIFO,应该设置为位宽16bit, ...

随机推荐

  1. Accesshelper.cs

    using System; using System.Data; using System.Data.OleDb; using System.Collections; using System.IO; ...

  2. HDU 3172 Virtual Friends(map+并查集)

    Virtual Friends Time Limit : 4000/2000ms (Java/Other)   Memory Limit : 32768/32768K (Java/Other) Tot ...

  3. python3 快速排序

    思路 第一步:找到一个随机的数,一般都是第一个数,也就是left,递归中也用left,放到缓存中,专业叫 基准值,基准值是要放在中间的. 第二步:最左边空出一个位置就是索引left的位置,所以从右向左 ...

  4. 201621123005《Java程序设计》第三周作业学习总结

    201621123005<Java程序设计>第三周 学习总结 标签(空格分隔): 未分类 1. 本周学习总结 初学面向对象,会学习到很多碎片化的概念与知识.尝试学会使用思维导图将这些碎片化 ...

  5. python装饰器中functools.wraps的作用详解

    直接上代码看效果: # 定义一个最简单的装饰器 def user_login_data(f): def wrapper(*args, **kwargs): return f(*args, **kwar ...

  6. python常用模块之shelve模块

    python常用模块之shelve模块 shelve模块是一个简单的k,v将内存中的数据通过文件持久化的模块,可以持久化任何pickle可支持的python数据类型 我们在上面讲json.pickle ...

  7. python常用模块之sys模块

    python常用模块之sys模块 1.sys.argv[]:命令行参数List,第一个元素是程序本身 # 写一个简单的python程序,代码如下: #!/usr/bin/python #coding= ...

  8. 【剑指offer】06从尾到头打印链表,C++实现

    本文是原创文章,转载请注明出处! 0.前言 # 本文为牛客网<剑指offer>刷题笔记 1.题目 # 输入一个链表,从尾到头打印链表每个节点的值 2.思路 # 不改变链表结构的情况下,首先 ...

  9. System.Net.FtpClient改进

    项目用到Ftp,搜了下现有的类库System.Net.FtpClient 貌似比较不错. 一开始用着还行,但是有个FtpServer下有8k多内容,列表需要很久(7.8s)才能刷新出来. 翻源码吧,有 ...

  10. php simple_html_dom

    这个真的很好用,如果用正则,就太麻烦了. 首先,下载simple_html_dom,用include_once就可以使用了. 可以直接定位,可以像个对象一样操作,很方便. $ret=file_get_ ...