FPGA六位共阳极数码管动态显示
`timescale 1ns/1ps
module adc_dis(
clk ,
rst_n ,
sm_seg ,
sm_bit
); input clk;//50HZ
input rst_n;
output[:] sm_seg;//段选
output[:] sm_bit;//位选 reg [:] sm_seg;
reg [:] sm_bit;
reg [:] count;
reg [:] count2;
reg [:] i;//数码管位数
reg clk1, clk2;
reg [:]ge,shi,bai,qian,wan,swan;
reg [:] ge_reg,shi_reg,bai_reg,qian_reg,wan_reg,swan_reg; parameter//共阳极
led_GYA0 = 'hc0, //''
led_GYA1 = 'hf9, //''
led_GYA2 = 'ha4, //''
led_GYA3 = 'hb0, //''
led_GYA4 = 'h99, //''
led_GYA5 = 'h92, //''
led_GYA6 = 'h82, //''
led_GYA7 = 'hf8, //''
led_GYA8 = 'h80, //''
led_GYA9 = 'h90; //'' /****************分频1S*****************/
always@(posedge clk or negedge rst_n) begin
if(!rst_n) begin //同步复位
clk2 <= 'b0;
count2 <= 'b0;
end
else if(count2 == 'd249999)begin //高低电平转换 5*10^7*20ns=10^9ns=1s
clk2 <= ~clk2;
count2 <= 'b0;
end
else begin
count2 <= count2 + 'b1; //计数
end
end /******************计数*********************/
always@(posedge clk2 or negedge rst_n) begin//个位处理
if(!rst_n) begin
ge <= 'b0000;
shi <= 'b0000;
bai <= 'b0000;
qian <= 'b0000;
wan <= 'b0000;
swan <= 'b0000;
end
else if(ge == 'b1010) begin //个位等于10
ge = 'b0000;
shi = shi + 'b1;
if(shi == 'b1010) begin//十位等于10
shi = 'b0000;
bai = bai + 'b1;
if(bai == 'b1010) begin//百位等于10
bai = 'b0000;
qian = qian + 'b1;
if(qian == 'b1010) begin//千位等于10
qian = 'b0000;
wan = wan + 'b1;
if(wan == 'b1010) begin//万位等于10
wan = 'b0000;
swan = swan + 'b1;
if(swan == 'b1010) begin//十万位等于10
ge <= 'b0000;
shi <= 'b0000;
bai <= 'b0000;
qian <= 'b0000;
wan <= 'b0000;
swan <= 'b0000;
end
end
end
end
end
end
else begin
ge <= ge + 'b1;
end end /***************编码*******************/
always@(posedge clk2 or negedge rst_n) begin
case(ge)
'b0000: ge_reg <= led_GYA0;
'b0001: ge_reg <= led_GYA1;
'b0010: ge_reg <= led_GYA2;
'b0011: ge_reg <= led_GYA3;
'b0100: ge_reg <= led_GYA4;
'b0101: ge_reg <= led_GYA5;
'b0110: ge_reg <= led_GYA6;
'b0111: ge_reg <= led_GYA7;
'b1000: ge_reg <= led_GYA8;
'b1001: ge_reg <= led_GYA9;
default: ge_reg <= led_GYA0;
endcase case(shi)
'b0000: shi_reg <= led_GYA0;
'b0001: shi_reg <= led_GYA1;
'b0010: shi_reg <= led_GYA2;
'b0011: shi_reg <= led_GYA3;
'b0100: shi_reg <= led_GYA4;
'b0101: shi_reg <= led_GYA5;
'b0110: shi_reg <= led_GYA6;
'b0111: shi_reg <= led_GYA7;
'b1000: shi_reg <= led_GYA8;
'b1001: shi_reg <= led_GYA9;
default: shi_reg <= led_GYA0;
endcase case(bai)
'b0000: bai_reg <= led_GYA0;
'b0001: bai_reg <= led_GYA1;
'b0010: bai_reg <= led_GYA2;
'b0011: bai_reg <= led_GYA3;
'b0100: bai_reg <= led_GYA4;
'b0101: bai_reg <= led_GYA5;
'b0110: bai_reg <= led_GYA6;
'b0111: bai_reg <= led_GYA7;
'b1000: bai_reg <= led_GYA8;
'b1001: bai_reg <= led_GYA9;
default: bai_reg <= led_GYA0;
endcase case(qian)
'b0000: qian_reg <= led_GYA0;
'b0001: qian_reg <= led_GYA1;
'b0010: qian_reg <= led_GYA2;
'b0011: qian_reg <= led_GYA3;
'b0100: qian_reg <= led_GYA4;
'b0101: qian_reg <= led_GYA5;
'b0110: qian_reg <= led_GYA6;
'b0111: qian_reg <= led_GYA7;
'b1000: qian_reg <= led_GYA8;
'b1001: qian_reg <= led_GYA9;
default: qian_reg <= led_GYA0;
endcase case(wan)
'b0000: wan_reg <= led_GYA0;
'b0001: wan_reg <= led_GYA1;
'b0010: wan_reg <= led_GYA2;
'b0011: wan_reg <= led_GYA3;
'b0100: wan_reg <= led_GYA4;
'b0101: wan_reg <= led_GYA5;
'b0110: wan_reg <= led_GYA6;
'b0111: wan_reg <= led_GYA7;
'b1000: wan_reg <= led_GYA8;
'b1001: wan_reg <= led_GYA9;
default: wan_reg <= led_GYA0;
endcase case(swan)
'b0000: swan_reg <= led_GYA0;
'b0001: swan_reg <= led_GYA1;
'b0010: swan_reg <= led_GYA2;
'b0011: swan_reg <= led_GYA3;
'b0100: swan_reg <= led_GYA4;
'b0101: swan_reg <= led_GYA5;
'b0110: swan_reg <= led_GYA6;
'b0111: swan_reg <= led_GYA7;
'b1000: swan_reg <= led_GYA8;
'b1001: swan_reg <= led_GYA9;
default: swan_reg <= led_GYA0;
endcase
end /****************分频1MS*****************/
always@(posedge clk or negedge rst_n) begin
if(!rst_n) begin //同步复位
clk1 <= 'b0;
count <= 'b0;
end
else if(count == 'd24999)begin //高低电平转换 25000*20=500000ns=0.5ms
clk1 <= ~clk1;
count <= 'b0;
end
else begin
count <= count + 'b1; //计数
end
end /************数码管位数循环****************/
always@(posedge clk1 or negedge rst_n) begin if(!rst_n) begin //同步复位
i <= 'b0000;
end
else if(i == 'b0101) begin
i <= 'b0000;
end
else begin
i <= i + 'b1;
end
end /************数码管显示****************/
always@(posedge clk1 or negedge rst_n) begin
case(i)
'b0000: begin sm_seg <= ge_reg; sm_bit <= 6'b11_1110; end
'b0001: begin sm_seg <= shi_reg; sm_bit <= 6'b11_1101; end
'b0010: begin sm_seg <= bai_reg; sm_bit <= 6'b11_1011; end
'b0011: begin sm_seg <= qian_reg; sm_bit <= 6'b11_0111; end
'b0100: begin sm_seg <= wan_reg; sm_bit <= 6'b10_1111; end
'b0101: begin sm_seg <= swan_reg; sm_bit <= 6'b01_1111; end
default: begin sm_seg <= led_GYA0; sm_bit <= 'b11_1111; end
endcase
end endmodule
FPGA六位共阳极数码管动态显示的更多相关文章
- FPGA自计数六位共阳极数码管动态显示2（调用task的方法）
`timescale 1ns/1ps module adc_dis( clk , rst_n , sm_seg , sm_bit ); input clk;//50HZ input rst_n; :] ...
- 共阳极RGB LED二极管
1)RGB LED二极管有四个引脚,它把3个普通led被封装在其内部,这三个led颜色分别为红.绿.蓝三种颜色,通过控制各个LED的亮度,你可以混合出几乎任何你想要的颜色,如下图: 2)RGB LED ...
- 数码管显示“0~F”的共阳共阴数码管编码表
嵌入式设备中数码管显示“0~F”的方式是:定义了一个数组,里面含有16个元素,分别代表0~F,这样可以方便以后的调用.共阳极数码管编码表:unsigned char table[]={0xc0,0xf ...
- [51单片机] 以从0开始做4位8段共阴数码管3461AS驱动谈细节决定高质量DIY
目录 1)问题产生 2)失败尝试 3)最终方案 4)使用方法 5)知识共享 1)问题产生 在上一篇“以PWM控制直流电机为例建一个简单的51工程框架”中已向大家介绍了一个封装好的8位8段数码管的驱动( ...
- 80C51 数码管动态显示0~7
所使用的开发板 普中科技HC6800-ES V2.0 PC:win7 64位 编译软件: keil uversion2 烧写工具: 普中科技开发的PZ-ISP V1.82 烧写方式:热烧写 #incl ...
- 数码管动态显示Verilog实现（参考小梅哥教程）(视觉暂留)
一个数码管有九个引脚,控制八段二极管的亮灭,用以显示需要的数字. 当有N个数码管时,一个一个控制的话需要N x 9 个引脚,消耗资源较多. 因此可以利用动态显示的方案通过人眼的视觉暂留特性达到静态显示 ...
- 数码管动态显示——74HC04
1.电路设计: p0实现段选,p2实现位选,74hc04是反相器,有反向和放大的双重作用. 2.程序设计: #include<reg52.h> code unsigned char sev ...
- AC620教程 第十五节 8位7段数码管驱动设计与验证
本章导读 电子系统中常用的显示设备有数码管.LCD液晶以及VGA显示器等.其中数码管又可分为段式显示(7段.米字型等)以及点阵显示(8*8.16*16等),LCD液晶的应用可以分为字符式液晶(1602 ...
- 【雕爷学编程】Arduino动手做（47）---七段LED数码管模块
37款传感器与模块的提法,在网络上广泛流传,其实Arduino能够兼容的传感器模块肯定是不止37种的.鉴于本人手头积累了一些传感器和模块,依照实践(动手试试)出真知的理念,以学习和交流为目的,这里准备 ...
随机推荐
- [PHP]$_SERVER参数详情
来源:PHP中$_SERVER的详细参数与说明 $_SERVER['PHP_SELF'] #当前正在执行脚本的文件名,与 document root相关.$_SERVER['argv'] #传递给该脚 ...
- 爬虫与反爬相生相克，道高一丈魔高一尺，如何隐藏ID（附代码）
Python 反爬篇之 ID 混淆 作为爬虫的一方,如果知道了某个站点的数据自增 ID,那么就能轻而易举把整个站点都爬下来. 是不是有点耸人听闻,你去看很多大站例如油管.P 站等,他们都不会轻易把业务 ...
- C#反射(二)
长时间没有回顾反射知识了,今天就讲解一下反射的一般第二个用法. 二．对方法,属性等的反射 首先需要写一个测试类,生成.exe或.dll文件. class Test { public Test()/ ...
- Java封装 概述
封装:是指隐藏对象的属性和实现细节,仅对外提供公共访问方式.好处:隐藏实现细节,提供公共的访问方式提高了代码的复用性提高安全性 封装原则:将不需要对外提供的内容都隐藏起来把属性隐藏,提供公共方法对其访 ...
- 树莓派3b在rt-thread上移植LittlevGL
树莓派3b在rt-thread上移植LittlevGL 目录 树莓派3b在rt-thread上移植LittlevGL 1.本文概述 2.资源准备 3.上手体验 4.rt-thread与lvgl进行无缝 ...
- Java 多线程 -- 理解锁：手动实现可重入锁和不可重入锁
JDK提供的大多数内置锁都是可重入的,也就是 说,如果某个线程试图获取一个已经由它自己持有的锁时,那么这个请求会立 刻成功,并且会将这个锁的计数值加1,而当线程退出同步代码块时,计数器 将会递减,当计 ...
- Linux中find常见用法示例 ·find path -option [ -print ] [ -exec -ok command ] {} \;
find命令的参数: pathname: find命令所查找的目录路径.例如用.来表示当前目录,用/来表示系统根目录.-print: find命令将匹配的文件输出到标准输出.-exec: find命令 ...
- Java 学习线路图
学习是一个循序渐进的过程,是一件非常难得坚持的事情.如果真的想学Java,一定要下定决心! 这里我分享给你的Java学习线路图,希望对你有帮助,以下为2020年更新版本,黑马君在2020年更新了Jav ...
- Asp.Net Core 3.1 的启动过程5
前言 本文主要讲的是Asp.Net Core的启动过程,帮助大家掌握应用程序的关键配置点. 1.创建项目 1.1.用Visual Studio 2019 创建WebApi项目. 这里面可以看到有两个关 ...
- VideoView--简单的设置全屏幕播放
我说的最主要的是要在布局哪里设置一下,如: <com.example.mypalyer.fullScreen android:id="@+id/videoView1& ...