Allegro绘制PCB流程
单位换算
1mil = 0.0254 mm
1mm = 39.3701 mil
默认情况下我们更倾向于使用mil单位绘制PCB板。
1 新建工程,File --> New...
--> [Project Directory] 显示工程路径
--> [Drawing Name] 工程名称,Browse...可选择工程路径
--> [Drawing Type] 工程类型,绘制PCB板选择Board,封装选择Packagesymbol
2 设置画布参数,Setup --> Design Parameters...
--> [Design]
单位为Mils,Size为other,2位精度,
Width与Height分别代表画布的宽高
LeftX与LowerY代表原点位置坐标
点击Apply使修改生效
--> [Display]
勾选Gridon, 打开SetupGrids...
将Non-Etch和AllEtch中的所有Spacing设为1mil=0.0254mm
3 设置库路径,Setup --> User Preference...
将所有绘制好的元件封装复制到同一目录下,方便设置库目录,
--> [Paths]
--> [Library] 指定modulepathpadpath parampath psmpath到封装所在目录
4 绘制板框,Add --> Line
Class:SubClass = Board Geometry:Outline
5 倒角,Manufacture -->Dimimension/Draft --> fillet
倒角半径(Radius)参考:100mmx100mm板倒角100mil~200mil
分别点击倒角的两条边完成倒角
6 设置允许布线区,Setup --> Areas --> RouteKeepin
Class:SubClass = Route Keepin:All
一般情况,RouteKeepin距离板框0.2mm(8mil)~0.5mm(20mil)
方法2:使用Z-Copy命令,Edit-Z-Copy
选择Class:SubClass=RouteKeepin:All,
Size选择Contract向内缩进,Offset填充20mil,
点击板框完成复制,此方法亦使用步骤7
7 设置允许元件摆放区,Setup --> Areas --> PackageKeepin
Class:SubClass = Package Keepin:All
一般情况,PacakgeKeepin与RouteKeepin大小一致
方法2:使用Z-Copy命令
8 放置机械安装孔,Place --> Manual
--> [Advanced Settings] 勾选Library
--> [Placement List]
--> [Mechanical symbols] 选上需要使用的机械安装孔,敲坐标放置
注:使用“选择多个元件,右键Align components”对齐元件。
9 设置层叠结构,Setup --> Cross-section
双层板按默认设置,从上到下依次为:表层空气,铜走线Top层,玻璃纤维介质层,铜走线Bottom层,底层空气
多层板需要做相关层添加[FIXME]
10 导入网表, File --> Import -->Logic...
--> [Cadence]
选择Designentry CIS(Capture),Always,Importdirectory选择网表文件路径
导入完成后File--> Viewlog...查看导入错误信息,确保0 errors,0warnings
11 放置元器件,Place --> QuickPlace...
选择Placeall components,点击place完成自动放置
检查Unpalcedsymbol count显示状态,确认未放置的元件为0
注:有关元器件突出板框外的KC DRC问题 <--- 删除该DRC
Display --> Waive DRCs --> Waive命令,点击DRC删除即可。
12 约束设置,Setup --> Constraints -->Constraints Manager...
--> [Physical]
--> [Physical Constraint Set]
--> [All Layers]
线宽设置为>=6mil,添加过孔(小于6的非0值都设为6或更大)
--> [Net]
--> [All Layers]
电源与地网络设置至少30mil,大功率大电流网络也设置大些
--> [Spacing]
... 设置线间距、VIA间距等,都至少设为6mil,6mil是根据PCB厂家定的
13 布局布线
接插件(如DB9、JTAG接口、电源接口等)放在PCB板周边;
。。。
布线时双击添加过孔,Options中Act可改变当前PCB面,Linewidth设置线宽;
[Route] --> [PCB Router] --> [Route Automatic…]可自动布线;
。。。
14 添加丝印
(1)自动添加丝印
Manufacture --> Silkscreen
--> [Layer] Both
--> [Elements] Both
--> [Classes and subclasses]
--> [Package geometry] Silk
--> [Refrence designator] Silk
... 其它选择None
点击Silkscreen完成丝印添加
(2)手动添加丝印信息
--> Add --> Text
Class:Subclass=Manufacture:AutoSilk_Top
设置字号及线宽后输入文字信息
注:丝印字号修改,Edit--> Change,Find中选只Text,
Class:subclass=Manufacture:空
设置字号线宽,全选后Done即可
15 添加覆铜,Shape --> Polygon
Class:Subclass=Etch:Top
Option中勾选上CreateDinamic Shape,选择Assign netname为Gnd网络
添加底层覆铜,Class:Subclass=Etch:Bottom
删除顶层和底层死铜,Shape--> Delete Islands,Delete allon layer
16 查看报告,Tools --> Quick Reports
至少检查如下4项:
Unconnected Pins Report
Shape Dynamic State
Shape Islands
Design Rules Check Report
17 数据库检查,Tools --> Database Check
勾选全3项,点击Check检查,Viewlog查看错误日志
18 钻孔文件生成
(1) 钻孔参数文件生成,Manufacture--> NC --> NC Parameters
按默认设置,点close后生成nc_param.txt
(2) 钻孔文件生成,Manufacture--> NC --> NC Drill
如果有盲孔或埋孔,则Drilling中选择By Layer,否则默认,
点Drill生成*.drl文件,点击Viewlog查看钻孔文件信息
(3) 不规则孔的钻孔文件生成,Manufacture--> NC --> NC Route
默认设置,点击Route生成*.rou文件
(4) 钻孔表及钻孔图的生成,Manufacture--> NC --> Drill Legend
如果有盲孔或埋孔,则Drilling中选择By Layer,否则默认(单位为mil),
点击OK生成*.dlt文件
19 生成光绘(Gerber)文件
(1) 设置光绘文件参数,Manufacture--> Artwork
--> [General Parameters]
--> [Device type] Gerber RS274X
--> [OUtput units] Inches
--> [Format]
--> [Integer places] 3
--> [Decimal places] 5
--> [Film Control] 设置层叠结构(10层)
-->[Available films]
--> [Bottom]
--> ETCH/Bottom
--> PIN/Bottom
--> VIA Class/Bottom
--> [Top]
--> ETCH/Top
--> PIN/Top
--> VIA Class/Top
--> [Pastemask_Bottom]
--> PackageGeometry/Pastemask_Bottom
-->Stack-Up/Pin/Pastemask_Bottom
-->Stack-Up/Via/Pastemask_Bottom
--> [Pastemask_Top]
--> PackageGeometry/Pastemask_Top
-->Stack-Up/Pin/Pastemask_Top
-->Stack-Up/Via/Pastemask_Top
--> [Soldermask_Bottom]
--> Board Geometry/Soldermask_Bottom
--> PackageGeometry/Soldermask_Bottom
-->Stack-Up/Pin/Soldermask_Bottom
--> [Soldermask_Top]
--> BoardGeometry/Soldermask_Top
--> Package Geometry/Soldermask_Top
-->Stack-Up/Pin/Soldermask_Top
--> [Silkscreen_Bottom]
--> BoardGeometry/Silkscreen_Bottom
--> PackageGeometry/Silkscreen_Bottom
-->Manufacture/Autosilk_Bottom
--> [Silkscreen_Top]
--> BoardGeometry/Silkscreen_Top
--> PackageGeometry/Silkscreen_Top
-->Manufacture/Autosilk_Top
--> [Outline]
--> Board Geometry/Outline
--> [Drill]
--> Board Geometry/Outline
-->Manufacture/Nclegend-1-2
选中Checkdatabase before artwork复选框!
--> [Film options]
--> [Undefined line width]
选中层叠结构中的每一层,都设置为6mil
--> [Shape bounding box]
选中层叠结构中的每一层,都设置为100
--> [plot mode]
选中层叠结构中的每一层,无特殊情况都选择Positive
--> [Vector based pad behavior] 选中每一层都勾选上
点击OK完成参数设置
(2) 生成光绘文件,Manufacture--> Artwork
仔细检查层叠结构的设置,很重要,不能出错!
Select all选择所有层,确认选中Check database before artwork,
执行CreateArtwork生成光绘文件,点击Viewlog查看生成光绘信息,确保没有任何error!
20 打包Gerber文件给PCB厂商
共14个文件:10{*.art}+ 1{*.drl} + 1{*.rou} + 2{*.txt}
TOP.art
Bottom.art
Pastemask_Top.art
Pastemask_Bottom.art
Soldermask_Top.art
Soldermask_Bottom.art
Silkscreen_Top.art
silkscreen_Bottom.art
Outline.art
Drill.art
art_param.txt
nc_param.txt
*.rou
*-1-2.drl
打包成*.rar等压缩包发给厂商
Allegro绘制PCB流程的更多相关文章
- 使用Cadence绘制PCB流程
转载:https://blog.csdn.net/hailin0716/article/details/47169799 之前使用过cadence画过几块板子,一直没有做过整理.每次画图遇到问题时,都 ...
- OrCAD Capture CIS绘制原理图、Allegro PCB Design XL 绘制PCB
1.OrCAD Capture CIS绘制原理图 1.1.快捷键 (1)放置连线 w (2)放置net名称 n 放下一个时再按n可以编辑名字 (3)编辑属性 ...
- QtWebkit里RenderLayer树的绘制具体流程分析
更新:RenderLayer树的绘制对RenderObject的绘制.同一时候补足绘制阶段的描写叙述. QtWebkit里,QWebView,QWebPage和QWebFr ...
- Android View的绘制机制流程深入详解(四)
本系列文章主要着重深入介绍Android View的绘制机制及流程,第四篇主要介绍Android自定义View及ViewGroup的实现方法和流程. 主要介绍了自绘控件.自定义组合控件.自定义继承控件 ...
- Android View的绘制机制流程深入详解(三)
本系列文章主要着重深入介绍Android View的绘制机制及流程,第三篇主要介绍并分析视图状态以及重绘流程,首先剖析了 视图的几种状态,然后在深入分析视图的重绘机制流程. 真题园网:http://w ...
- Android View的绘制机制流程深入详解(二)
本系列文章主要着重深入介绍Android View的绘制机制及流程,第二篇主要介绍并分析Android视图的绘制的原理和流程.主要从 onMeasure().onLayout()和onDraw()这三 ...
- Android View的绘制机制流程深入详解(一)
本系列文章主要着重深入介绍Android View的绘制机制及流程,第一篇主要介绍并分析LayoutInflater的原理, 从而理解setContentView的加载原理.对于LayoutInfla ...
- [译]Android view 测量布局和绘制的流程
原文链接 创造优秀的用户体验是我们开发者的主要目标之一.为此, 我们首先要了解系统是如何工作的, 这样我们才可以更好的与系统配合, 从它的优点中获益, 规避它的缺陷. 之前关于Android渲染过程的 ...
- Android View 绘制刷新流程分析
Android中对View的更新有很多种方式,使用时要区分不同的应用场合.1.不使用多线程和双缓冲 这种情况最简单,一般只是希望在View发生改变时对UI进行重绘.你只需显式地调用View对 ...
随机推荐
- win7 下使用cygwin
http://cygwin.com/index.html 还是看官网! 很多用windows的朋友不习惯于用linux的开发环境.虽然很乐意尝试一下,但是往往怕 linux系统打乱了自己的正 ...
- CloudStack搭建KVM环境
软件环境:agent:CentOS 6.3,minimal安装,CPU启用VT management server:CentOS 6.3,minimal安装 存储:CentOS 6.3 搭建在mana ...
- NumberFormat 类
NumberFormat 表示数字的格式化类, 即:能够依照本地的风格习惯进行数字的显示. 此类的定义例如以下: public abstract class NumberFormat extends ...
- String[255]在高版本Delphi里还是被解释成Byte,总体长度256,使用StrPCopy可以给Array String拷贝字符串(内含许多实验测试)
学了好多不了解的知识: procedure TForm1.Button1Click(Sender: TObject); var s1 : String; s2 : String[]; begin s1 ...
- [Android学习笔记]Android向下兼
Android向下兼容的思路:使用高版本的API,在运行时判断真实运行平台的API版本,根据不同版本做不同的处理 关键类:Build.class里面定义了API版本相关信息 内部类:VERSION定义 ...
- hdu 4715 Difference Between Primes 2013年ICPC热身赛A题 素数水题
题意:给出一个偶数(不论正负),求出两个素数a,b,能够满足 a-b=x,素数在1e6以内. 只要用筛选法打出素数表,枚举查询下就行了. 我用set储存素数,然后遍历set里面的元素,查询+x后是否还 ...
- hdu1573-X问题
http://acm.hdu.edu.cn/showproblem.php?pid=1573 中国剩余定理 #include<iostream> #include<cstdio> ...
- [JS练习] 瀑布流照片墙
记录JS实现瀑布流照片墙效果 首先是前端页面 <!DOCTYPE html> <html lang="en"> <head> <meta ...
- TStack,TQueue,TObjectList,TObjectStack等等
TStack,TQueue,TObjectList,TObjectStack等等,都在Contnrs.pas单元里,需要手动添加. 不同于TList类,TObjectList对象将销毁任何从列表中删除 ...
- Chrome App远程控制
現在google app連上chrome就能遠控了出了幾年了, 能用觸控控制mouse https://chrome.google.com/webstore/detail/chrome-remote- ...