我的 FPGA 学习历程(05)—— 使用 Modelsim 仿真工具
在第 3 篇中讲到了如何使用图形进行仿真激励输入,图形输入法尽管简单易学,但如若要求复杂的仿真输入激励、较长的仿真时间或是要求打印输出信息乃至输出文件日志则显得不够用了。
本篇以上一篇的 3-8 译码器为基础,讲一下 Modelsim 仿真工具的使用方法。在 Modelsim 中不再提供图形的激励输入方法,取而代之的testbench 测试脚本。testbench 简称 tb,虽然名字听起来很专业,但掌握却没什么难度。tb 的语法与 verilog 高度类似;但由于 tb 脚本是在 PC 上运行,语法上显得更加轻松自由。我们在初学 C 语言时会用到一个 printf 函数,同样在 testbench 中也存在对应的功能,这里有一个简单的例子,熟悉使用 $dispalay() 输出打印信息。
打开上一篇的工程,按照如图所示的按钮自动生成 testbench 模版。
这里生成的 testbench 脚本模版被存放在 D:\Quartus\my38decode\simulation\modelsim\my38decode.vt,注意扩展名是 .vt。vt 文件是供 Modelsim 软件使用的,自身并不属于 Quartus 工程;生成之后也不会出现在 Quartus 工程导航栏里;用户也不需要手动添加它到工程里。
关于 Modelsim-Altera:
Modelsim-Altera 是 Modelsim 的一个 OEM 版本,它集成了一些 Altera 的专有库文件,例如你在 verilog 里使用了乘法,FPGA 内部综合器会调用内嵌的嵌入式乘法器硬核来完成乘法操作,但在仿真的时候为了使结果与综合结果一致,需要手动添加 Altera 的库文件到 Modelsim 工程里。而 Modelsim-Altera 默认包含了所有的 Altera 专有器件库,从而使用户不需要手动添加任何 Altera 的库文件。当然这对初学者几乎没什么意义,但伴随者学习的深入和接触器件的增加,初学者则不得不重新审视这个问题。
由于 Modelsim 的文件编辑器功能十分的简陋,像我机器上的版本 10.1d (集成在 Quartus 13.0SP1)只有简单语法高亮功能;作为代替这里我们使用 Quartus 的文本编辑器来修改 vt 文件;您也可以选择自己喜好的文本编辑器来编辑这个文件。下图显示的是通过 Quartus 打开这个测试脚本文件。
使用 Quartus 的编辑器来修改 my38decode.vt:
在仿真器前需要设定仿真工具路径:
好需要设定仿真环境:
添加测试文件脚本到仿真设置中:
运行仿真工具:
Modelsim 的返回信息:
下图为弹出的仿真波形,可以看到,波形验证了我们的设计是正确的:
至此,使用 Quartus 调用 Modelsim 进行仿真就告一段落了,读者可以感觉到 Modelsim 的功能的强大,我会在后面的章节会详细讨论 Modelsim 的使用方法。
我的 FPGA 学习历程(05)—— 使用 Modelsim 仿真工具的更多相关文章
- 我的 FPGA 学习历程(03)—— 使用 Quaruts 自带仿真工具
在上一篇中详细的介绍了怎样创建原理图工程,这篇同样使用原理图工程新建一个多路选择器,目的是学习使用图形输入的仿真工具输入仿真激励. 新建工程,并绘制以下的原理图. 编译项目,会多出一个警告: Crit ...
- 我的 FPGA 学习历程(01)—— FPGA 基础知识和 Quartus 的安装
高级的嵌入式市场主要分为以下三类:ARM.DSP 和 FPGA. 其中 ARM 是行业内的佼佼者,目前几乎所有的安卓智能手机都使用 ARM 授权的 CPU架构:而 DSP(数字信号处理器) 早年就被大 ...
- 我的 FPGA 学习历程(09)—— 时序逻辑入门
讲到这篇时,组合逻辑就告一段落了,下面是一些总结: 描述组合逻辑时,always 语句中的敏感信号列表中需要列出全部的可能影响输出的变量 描述组合逻辑时,always 语句中的赋值总是使用阻塞赋值符号 ...
- 我的 FPGA 学习历程(14)—— PWM 脉冲宽度调制
PWM 是一种调节输出功率的技术(俗称调压),其原理在于改变输出方波的占空比,具体输出见下图: 输出信号为电压值,当负载为恒阻时,上图中的输出功率分别为 25%.50%.75%. 实现方法如下: 设置 ...
- 我的 FPGA 学习历程(02)—— 实验:点亮 LED 灯
关于 Quartus 的操作可以使用 Quartus 自带的帮助,帮助中带有全套的操作教程. 中文网络教程链接(链接至 altera中文官网,点击观看) Quartus II 软件设计系列:基础 Qu ...
- 我的 FPGA 学习历程(12)—— 电子钟项目准备
初学 FPGA 的时候,我们总是存在很多疑问,比如:xilinx 和 altera 的 FPGA 那种比较好.verilog 语言被如何综合成具体硬件电路.RTL 级电路是什么意思等等.现在我们就不会 ...
- 我的 FPGA 学习历程(11)—— 实验:按键消抖
按键是一个输入设备,在理论上可以归为开关一类,理想的按键波形如下: 然而由于按键的机械特性,断开和闭合动作是不可能在一瞬间完成的,实际的波形如下: 抖动期间电平处于临界值,由于晶振的频率相当的高,数字 ...
- 我的 FPGA 学习历程(08)—— 实验:点亮单个数码管
数码管是一种常见的用于显示的电子器件,根据数码管大致可以分为共阴极和共阳极两种,下图所示的是一个共阳极的数码管的电路图(摘自金沙滩工作室的 51 开发板电路图),我的 AX301 开发板与这张图的情况 ...
- 我的 FPGA 学习历程(07)—— BCD 编码:移位加 3 算法
2-10 进制码,也称为 BCD 码,它的编码方式则是通过一个 4 位二进制来表示一个 10 进制数,部分十进制对应的 BCD 码如下 十进制数 | BCD 码 13 --> 0001_0011 ...
随机推荐
- 给react-native添加图标和启动屏
react native 项目默认是没有图标,并且启动页面只有文字.这个样子并不能算是一个完整的APP,现在就给APP加一个图标和一个适应所有屏幕尺寸的启动图,并且设置启动图遮住项目启动时候的白色闪屏 ...
- MQ在高并发环境下,如果队列满了,如何防止消息丢失?
1.为什么MQ能解决高并发环境下的消息堆积问题? MQ消息如果堆积,消费者不会立马消费所有的消息,不具有实时性,所以可以解决高并发的问题. 性能比较好的消息中间件:Kafka.RabbitMQ,Roc ...
- 简单的实现HTTP密码验证登陆
1.首先需要安装 httpd-tools yum install -y httpd-tools 2.安装完成后设置用户名密码,我这里用的是NGINX htpasswd -bc /mypath/ngin ...
- solr的域
solrhom相当于存放数据的地方,里面一个个文件相当于数据库,每个数据库里面有两个文件夹,一个data,一个conf,conf下有一个schema.xml文件,配置域,相当于表的字段. solr中内 ...
- Git 分支(一)简介&创建分支
理解Git暂存区 文件.git/index是一个包含文件索引的目录树,像是一个虚拟的工作区.在这个虚拟工作区的目录树中,记录了文件名和文件的状态信息.以便快速检测文件的变化. ...
- 语义化标签和jQuery选择器
关于语义化标签 https://blog.csdn.net/nongweiyilady/article/details/53885433 更详细的语义化标签:https://www.cnblogs.c ...
- 跨站请求伪造 | ajax
一.简介 django为用户实现防止跨站请求伪造的功能,通过中间件 django.middleware.csrf.CsrfViewMiddleware 来完成.而对于django中设置防跨站请求伪造功 ...
- SQL注入关联分析
在Web攻防中,SQL注入绝对是一个技能的频繁项,为了技术的成熟化.自动化.智能化,我们有必要建立SQL注入与之相关典型技术之间的关联规则.在分析过程中,整个规则均围绕核心词进行直线展开,我们简单称之 ...
- 通过IDEA搭建scala开发环境开发spark应用程序
一.idea社区版安装scala插件 因为idea默认不支持scala开发环境,所以当需要使用idea搭建scala开发环境时,首先需要安装scala插件,具体安装办法如下. 1.打开idea,点击c ...
- centos添加开放端口
Centos 开放 80 端口 firewall-cmd --zone=public --add-port=80/tcp --permanent 重启防火墙 firewall-cmd --reload ...