Norflash控制器的Verilog建模之一

　　摘要：今天驱动一款SPANSION公司生产的norflash——S29AL032D70,没有别的参考资料，大致了解一下norflash的内部cmos电路架构以及其用途之后，直接看手册吧。

　　如何看手册：拿到手册后满满的英文，很多人看了就泄气，那么如何在浩如烟海的英文里找到实际需要的信息，这一点很关键。因为毕竟是用Verilog建模，不像软件描述那么灵活，很多时候受限于硬件描述的瓶颈，因此一开始先给自己起点低一点，建模完成norflash的单块读写功能，至于其他比如CFI里面的其他功能可以以后完善。类似sdram和sram,作为memory的一员，flash无非是在控制总线下数据总线和地址总线的切换。另外，每个厂家在此基础之上可能还再添加一些特色的功能加速器件的访问以及减低功耗的设计。从拿到手册开始，目标就很明确，个人习惯思路是这样：“抓住三总线——>提取关键的时序参数——>根据不同功能化简每个功能的时序图——>硬件语言描述”。

　　手册关键点：

　　(a)根据DE2的原理图，norflash的地址总线安排flash_addr[21:0]，数据总线flash_data[7:0]形成4Mx8Bit存储结构。

　　(b)根据原理图，可操作控制总线有flash_ce_n,flash_oe_n,flash_we_n,flash_rst_n。因此可用命令read,write,standby,reset。ps图里的wp/acc引脚悬空，在此状态下逻辑电平未知，不过在note里看到，引脚的逻辑高低影响最外层的2个扇区的保护与未保护，因此在读写驱动时候需要避开这2个扇区。

　　(c)芯片是S29AL032D70TFI04.因此是mode04，即x8/x16,Vcc=2.7~3.6v,bottom boot sector device。底层2个扇区保护与否取决于wp/acc引脚。

　　(d)04模式的扇区组织。SA0~SA7：大小8Kbyte,每块扇区地址flash_addr[21:13]从0~8；SA8~SA70：大小64Kbyte。SecuredSector:256byte。

　　(e)04模式扇区块组织。SA0~SA8共8个扇区块，大小每个8Kbyte;SA8~SA10一个扇区块共192Kbyte；其余每4个连续扇区为一个扇区块，每个大小256Kbyte。

　　(f)SecuredSector里面可以获得器件ESN码。

　　(g)CFI命令。

　　(h)手册下半部分便是时序参数和读写擦的时序图。

　　ps:马上又要开学了，虽然会很忙，还是自己能在这里不断总结。督促自己。