基于FPGA的16阶级联型iir带通滤波器实现
警告
此文章将耗费你成吨的流量,请wifi下阅读,造成的流量浪费本人不承担任何责任。初版源代码获取(请勿用作他用,仅供学习):https://gitee.com/kingstacker/iir.git
若有问题可以联系我邮箱:kingstacker_work@163.com
版权所有,转载请注明出处。
感谢
感谢杜勇老师的书籍:
感谢杜勇老师不厌其烦的答复我的邮件垂询。
感谢自己,编代码调试眼睛快瞎了。。。。。
前言
这个课程设计做过一年多了,知识什么的差不多都忘记了,最近去面试直接就问项目,而且问得挺细,一脸懵逼,眼泪掉下来,
简历上写的项目你自己一定要说的明白。
简历上写的项目你自己一定要说的明白。
简历上写的项目你自己一定要说的明白。
所以,又复习了一遍,当然更为娴熟也添加了新的东西。
基础知识:
什么叫滤波器?
简单的说,就像筛米,留下你需要的米,滤掉不需要的米头。过滤的功能。
什么叫数字滤波器?
用数字芯片做的滤波器,而不是rc搭的,输入是离散的序列,输出也是离散的序列;
快速了解时域频域:
https://zhuanlan.zhihu.com/p/19763358?from=singlemessage&isappinstalled=1
什么叫时域?
信号随时间的变化。
什么叫频域?
曾经有个通俗的解释是:弹钢琴,琴键1234等表示的就是频域,产生的各种音乐就是时域,你以为的万变其实是永恒的不变。
什么叫fir与iir滤波器?
FIR(Finite Impulse Response)滤波器:有限长单位冲激响应滤波器,又称为非递归型滤波器,是数字信号处理系统中最基本的元件,它可以在保证任意幅频特性的同时具有严格的线性相频特性,同时其单位抽样响应是有限长的,因而滤波器是稳定的系统。
无限脉冲响应。递归滤波器,也就是IIR数字滤波器,顾名思义,具有反馈。
fir和iir有啥异同(important)?
根据冲激响应的不同,将数字滤波器分为有限冲激响应(FIR)滤波器和无限冲激响应(IIR)滤波器。对于FIR滤波器,冲激响应在有限时间内衰减为零,其输出仅取决于当前和过去的输入信号值。对于IIR滤波器,冲激响应理论上应会无限持续,其输出不仅取决于当前和过去的输入信号值,也取决于过去的信号输出值。
1. 在相同技术指标下,IIR滤波器由于存在着输出对输入的反馈,因而可用比FIR滤波器较少的阶数来满足指标的要求,这样一来所用的存储单元少,运算次数少,较为经济。例如用频率抽样法设计阻带衰减为-20db的FIR滤波器,其阶数要33阶才能达到,而如果用双线性变换法设计只需4-5阶的切贝雪夫滤波器,即可达到指标要求,所以FIR滤波器的阶数要高5-10倍左右。
2. FIR滤波器可得到严格的线性相位,而IIR滤波器则做不到这一点,IIR滤波器选择性愈好,则相位的非线性愈严重,困而,如果IIR滤波器要得到线性相位,又要满足幅度滤波的技术要求,必须加全通网络进行相位校正,这同样会大大增加滤波器的阶数,从这一点上看,FIR滤波器又优于IIR滤波器。
3. FIR滤波器主要采用非递归结构,因而从理论上到实际的有限精度的运算中,都是稳定的。有限精度运算误差也较小,IIR滤波器必须采用递归的结构,极点必须在Z平面单位圆内,才能稳定,这种结构,运算中的四舍五入处理,有时会引起寄生振荡。
4. FIR滤波器,由于冲激响应是有限长的,因而可以用快速傅里叶变换算法,这样运算速度可以快得多,IIR滤波器则不能这样运算。
5. 从设计上看,IIR滤波器可以利用模拟滤波器设计的现成闭合公式、数据和表格,因而计算工作量较小,对计算工具要求不高。FIR滤波器则一般没有现成的设计公式,窗函数法只给出窗函数的计算工式,但计算通带、阻带衰衰减仍无显示表达式。一般FIR滤波器设计只有计算机程序可资利用,因而要借助于计算机。
6. IIR滤波器主要是设计规格化的、频率特性为分段常数的标准低通、高通、带通、带阻、全通滤波器,而FIR滤波器则要灵活得多,例如频率抽样设计法,可适应各种幅度特性的要求,因而FIR滤波器则要灵活得多,例如频率器可设计出理想正交变换器、理想微分器、线性调频器等各种网络,适应性较广。而且,目前已有许多FIR滤波器的计算机程序可供使用。
什么叫定点数?
计算机中采用的一种数的表示方法。参与运算的数的小数点位置固定不变。
什么叫滤波器的零点极点?
滤波器可以看成是一个信号处理的系统,其输入输出之间存在一定的关系,这种关系无论在时域还是频域都可以用数学表达式来表示.而这数学表达式又是分子分母都是多项式的表达式(称为传输函数),这样满足使传输函数的分子为零的是零点,满足使传输函数分母为零的就是其极点.
iir滤波器的种类:很多啊,直接一型,直接二型,级联型,并联型。
对于matlab的fdatool工具中二阶节默认结构为:
对于这个结构用图表示为:
差分方程表示为:
零极点表示为:零点就是差分方程的前面三项,极点就是后面两项。用FPGA实现主要就是实现滤波器的差分方程。
流程:
任务要求:
16阶二阶级联IIR数字滤波器设计,16bit有符号整数连续输入,采样率80khz,通带频率1k-8khz。系数为16bit有符号整数。
1.系数产生:通过matlab中的fdatool软件生成所需系数。(当然可以用各种函数生成,太难工科生表示要阵亡了,还是默默用fdatooll吧)
把需求放入fdatool中:生成的架构就是直接二型二阶节结构。
零极点图:
未量化的系数:
未量化的系数导出:生成一个c文件。
那么问题来了,这个c文件中的内容是啥子意思呢,一开始我也是一脸懵逼,而且网上的资料少之又少,文件如下所示,含义已注释:
/*
* Filter Coefficients (C Source) generated by the Filter Design and Analysis Tool
*
* Generated by MATLAB(R) 7.8 and the Signal Processing Toolbox 6.11.
*
* Generated on: 22-Sep-2017 20:23:35
*
*/ /*
* Discrete-Time IIR Filter (real)
* -------------------------------
* Filter Structure : Direct-Form II, Second-Order Sections
* Number of Sections : 8
* Stable : Yes
* Linear Phase : No
*/ /* General type conversion for MATLAB generated C-code */
#include "tmwtypes.h"
/*
* Expected path to tmwtypes.h
* D:\workfile\Matlab2009\extern\include\tmwtypes.h
*/
/*
* Warning - Filter coefficients were truncated to fit specified data type.
* The resulting response may not match generated theoretical response.
* Use the Filter Design & Analysis Tool to design accurate
* single-precision filter coefficients.
*/
#define MWSPT_NSEC 17
const int NL[MWSPT_NSEC] = { ,,,,,,,,,,,,,,,, };
//上面1313的玩意表示下面这个数组哪个项有效,1则表示第一项有效,3表示都有效;
const real32_T NUM[MWSPT_NSEC][] = {
{
0.1001105756, , //第一个二阶节的增益;
},
{
, 0.7806397676, //第一个二阶节的零点;b0,b1,b2;
},
{
0.1001105756, , //第二个二阶节的增益;
},
{
, -1.999714136, //第二个二阶节的零点;b0,b1,b2;
},
{
0.3725369573, , //以下就是类似的了;
},
{
, -0.9795594215,
},
{
0.3725369573, ,
},
{
, -1.99809742,
},
{
0.6452683806, ,
},
{
, -1.352879047,
},
{
0.6452683806, ,
},
{
, -1.996625185,
},
{
0.7896357179, ,
},
{
, -1.448690891,
},
{
0.7896357179, ,
},
{
, -1.995926261,
},
{
, , //总的增益为1,上面8个分增益相乘最终为1;
}
};
const int DL[MWSPT_NSEC] = { ,,,,,,,,,,,,,,,, };
const real32_T DEN[MWSPT_NSEC][] = {
{
, , //忽略项;
},
{
, -1.765431523, 0.8537048697 //第一个二阶节的极点;a0,a1,a2;
},
{
, ,
},
{
, -1.893844962, 0.919323802 //以下类似;
},
{
, ,
},
{
, -1.666594863, 0.877212882
},
{
, ,
},
{
, -1.959967136, 0.9707458019
},
{
, ,
},
{
, -1.614711642, 0.9346644878
},
{
, ,
},
{
, -1.982463837, 0.9896451831
},
{
, ,
},
{
, -1.603200555, 0.9806866646
},
{
, ,
},
{
, -1.991223216, 0.9973948002
},
{
, ,
}
};
系数量化选项:系数量化你可以自己量化也可以让软件量化,不过它量化出来的数据零点并不是乘完增益后再进行量化的。最好还是乘完增益后再量化,所以还是自己用excel慢慢量化吧,眼泪掉下来。
未量化excel表:
excel中计算单元格方便到不行:零点乘完增益放大16384;极点直接放大16384;下图gain请无视。
新的b0=b0*gain1*16384;新的a0=a0*16384;放大16384倍方便FPGA实现除法截位。
2.编码实现:
先看一下16阶iir滤波器架构:级联8个二阶节。
一个二阶节:
现在就可以编码实现它了,这是第一版代码,尚未优化,仿真ok,不要逻辑综合,会占用成吨的资源。
由于技术垃圾,不做十分精确输出位控制,输出都为16bit数据。
两个n位的加法结果需要n+1位;两个n位的乘法结果需要2n位。
matalb生成modelsim仿真文件向量:
生成1500hz,采样80khz波形向量文件。生成其他hz的波形文件类似。
f1=; %频率1500hz;
Fs=; %采样80khz;
N=; %16bit量化;
t=:/Fs:0.01; %采样时长0.;
c2=*pi*f1*t;
s2=sin(c2); %正弦波产生;
s2=s2/max(abs(s2));
Q_s=round(s2*(^(N-)-));
plot(t,s2,'r*-'); %画图; fid=fopen('D:\data\data_1500\data_1500.txt','w'); %采样点保存为10进制;
fprintf(fid,'%8d\r\n',s2);
fprintf(fid,';');
fclose(fid); fid=fopen('D:\data\data_1500\data_1500_B.txt','w'); %采样点保存为2进制;
for i=:length(Q_s)
B_s=dec2bin(Q_s(i)+(Q_s(i)<)*^N,N)
for j=:N
if B_s(j)==''
tb=;
else
tb=;
end
fprintf(fid,'%d',tb);
end
fprintf(fid,'\r\n');
end
fprintf(fid,';');
fclose(fid);
仿真测试:
对600hz正弦波滤波结果:600hz波形被滤除。
对5000hz正弦波滤波结果:5000hz波形通过。
对9000hz波形滤波结果:开始有点点迷之振荡,基本滤除9000hz的波。
最开始的结果经过多久出来到out?(特么上次面试还问这个了,十脸懵逼,根本没注意这啊。。。emmm很气)
可以看到是复位拉高后的9个时钟周期后yout数据产生,因为流水线啊,emmm。
初版代码综合上板子:通过rom输出5khz的数据。
所以优化很重要,这是未优化版本。
signaltapII抓下波:
优化版以及未优化版比较:只包含iir部分,不含pll以及rom。系统时钟跟采样时钟一样,80khz。
未优化版:直接采用*(乘)的方式。
优化版:采用内置乘法器,以及采用移位相加的方法。资源少的可怜啊,一共才30个9bit乘法器。。。。,若再增加乘法器,le使用量又会往上涨。未来优化方向:提高时钟频率,复用乘法器。
其他:
怎么优雅的分解系数用来移位相加:
直接写了个c程序,来看看效果:
c源代码:看看就好啦,很久没写c,完全没有代码style了emmm。
#include <stdio.h>
#include <math.h>
int main(void)
{
int coefficient;
int sum;
int sum1;
int mul;
int mul1;
int j;
int i;
int k=;
int m;
int n=;
int cha;
printf("All rights by kingstacker!\n");
begin:
printf("Pelese input the coefficient:");
scanf("%d",&coefficient);
printf("%d=",coefficient);
sum = coefficient;
sum1 = coefficient;
for (m=;m>=;m--) //add;
{
mul1=pow(,m);
if (sum1 >= mul1)
{
sum1 = sum1 -mul1;
n=n+;
printf("+%d(2^%d)",mul1,m ); } }
printf("\nIf add,use %d add source !\n",n- );
//sub;
for (j=;j<=;j++)
{
mul=pow(,j);
if (mul >= sum)
{
goto this;
}
}
this:
cha = mul - sum;
printf("%d=%d(2^%d)",sum,mul,j );
for (i=j;i>=;i--)
{
mul1 = pow(,i);
if (cha >= mul1)
{
cha = cha - mul1;
k=k+;
printf("-%d(2^%d)",mul1,i );
}
}
printf("\nIf sub,use %d add source !\n",k );
//result;
if((n-) <= k)
{
printf("\nadd is better!\n");
}
else
{
printf("\nsub is better!\n");
}
k=;
n=;
goto begin;
printf("Thanks for you use!bye!\n"); }
以上。
基于FPGA的16阶级联型iir带通滤波器实现的更多相关文章
- 小梅哥FPGA数字逻辑设计教程——基于线性序列机的TLC5620型DAC驱动设计
基于线性序列机的TLC5620型DAC驱动设计 目录 TLC5620型DAC芯片概述: 2 TLC5620型DAC芯片引脚说明: 2 TLC5620型DAC芯片详细介绍: 3 TLC ...
- 基于FPGA的IIR滤波器
基于FPGA的IIR滤波器 by方阳 版权声明:本文为博主原创文章,转载请指明转载地址 ...
- 基于FPGA的音频信号的FIR滤波(Matlab+Modelsim验证)
1 设计内容 本设计是基于FPGA的音频信号FIR低通滤波,根据要求,采用Matlab对WAV音频文件进行读取和添加噪声信号.FFT分析.FIR滤波处理,并分析滤波的效果.通过Matlab的分析验证滤 ...
- [置顶]
基于FPGA的VGA简易显存设计&NIOS ii软核接入
项目简介 本项目基于Altera公司的Cyclone IV型芯片,利用NIOS II软核,2-port RAM与时序控制模块,实现64*48分辨率的显存(再大的显存板载资源m9k不够用) 实现效果如下 ...
- 自己动手写CPU(基于FPGA与Verilog)
大三上学期开展了数字系统设计的课程,下学期便要求自己写一个单周期CPU和一个多周期CPU,既然要学,就记录一下学习的过程. CPU--中央处理器,顾名思义,是计算机中最重要的一部分,功能就是周而复始地 ...
- 基于FPGA的XPT2046触摸控制器设计
基于FPGA的XPT2046触摸控制器设计 小梅哥编写,未经许可,文章内容和所涉及代码不得用于其他商业销售的板卡 本实例所涉及代码均可通过向 xiaomeige_fpga@foxmail.com 发 ...
- 基于FPGA的线阵CCD图像测量系统研究——笔记
本文是对基于FPGA的线阵CCD图像测量系统研究(作者:高尚)的阅读笔记 第一章绪论 1. 读读看 读了前面的摘要依然没有看懂作者要做什么.接着往下读....终于看到了一个字眼“基于机器视觉的图像测量 ...
- 基于FPGA的DW8051移植(三)
总结一下问题: 1) http://www.cnblogs.com/sepeng/p/4137405.html 基于FPGA的DW8051移植(一)里面用modelsim观测波形发现程序进入了ida ...
- 基于FPGA的红外遥控解码与PC串口通信
基于FPGA的红外遥控解码与PC串口通信 zouxy09@qq.com http://blog.csdn.net/zouxy09 这是我的<电子设计EDA>的课程设计作业(呵呵,这个月都拿 ...
随机推荐
- Linux 的系统目录介绍
/bin 二进制可执行命令 /dev 设备特殊文件/etc 系统管理和配置文件/etc/rc.d 启动的配置文件和脚本/home 用户主目录的基点,比如用户user的主目录就是/home/user,可 ...
- Django signals 信号作用及用法说明
参考:https://docs.djangoproject.com/en/1.11/ref/signals/ 1.Model signals django.db.models.signales 作用于 ...
- Web测试和App测试有什么区别
WEB测试和App测试从流程上来说,没有区别.都需要经历测试计划方案,用例设计,测试执行,缺陷管理,测试报告等相关活动.从技术上来说,WEB测试和APP测试其测试类型也基本相似,都需要进行功能测试.性 ...
- jconsole & jvisualvm远程监视websphere服务器JVM的配置案
jconsole是JDK里自带的一个工具,可以监测Java程序运行时所有对象的申请.释放等动作,将内存管理的所有信息进行统计.分析.可视化.我们可以根据这些信息判断程序是否有内存泄漏问题. 使用jco ...
- Redis集群之Jedis的使用
maven依赖 <!-- Redis客户端 --> <dependency> <groupId>redis.clients</groupId> < ...
- 多线程系列之四:Guarded Suspension 模式
一,什么是Guarded Suspension模式如果执行现在的处理会造成问题,就让执行处理的线程等待.这种模式通过让线程等待来保证实例的安全性 二,实现一个简单的线程间通信的例子 一个线程(Clie ...
- 18-vue-cli脚手架项目中组件的使用
在webpack-simple模板中,包括webpck模板.一个.vue文件就是一个组件. 为什么会这样呢?因为webpack干活了!webpack的将我们所有的资源文件进行打包.同时webpack还 ...
- node-cookie-parserDemo
let express = require('express'); let app = new express(); let cookieParser = require('cookie-parser ...
- day 7-2 multiprocessing开启多进程
一. multiprocessing模块介绍 python中的多线程无法利用多核优势,如果想要充分地使用多核CPU的资源(os.cpu\_count\(\)查看),在python中大部分情况需要使用多 ...
- Java Json 数据下划线与驼峰格式进行相互转换
概述 今天遇见一个需求,需要对json数据进行下划线与驼峰格式之间进行转换,在Fastjson.Jackson.Gson都提供了转换的方式,在这里进行一下列举. User类: public class ...