SERDES高速系统(一)

【SERDES高速系统(一)】的更多相关文章

SERDES高速系统(一)

在目前主流厂商的高端FPGA 中都集成了SERDES(串并收发单元)硬核,如Altera的Stratix IV GX器件族内部集成的SERDES单通道支持600Mbit/s到8.5Gbit/s数据熟率,而Stratix IV系列器件族还集成支持150Mbit/s到1.6Mbit/s的高速差分信号接口,并增强了其动态相位调整(DPA,Dynamic Phase Alignment)特性:Xilinx的Virtex II Pro内嵌的SERDES单通道支持622Mbit/s到3.125Mbit/s的…

SERDES高速系统(二)

抖动.容忍度与功耗前面我提到SERDES的最终性能要用传输速率和传输距离考核.使用眼图可以形象化地衡量SERDES的收发性能,但是更为精确的参数化衡量手段是抖动(Jitter).容忍度(Tolerance)和功耗(Power). 抖动是衡量系统发送一致性和稳定性的指标.常用形态有峰一峰值和平均值两种.数据发送端的抖动越小越好,越抖越小,说明发端的稳定性和一致性越好,越利于收端无误地接收信息. 容忍度指收端对发端的抖动的不敏感或忍度程度,表示收端恢复数据的能力.接收端的容忍度越大越好,容忍度越大…

高速PCB设计注意事项

和SERDES应用相关的高速系统PCB设计注意事项如下: (1)微带(Microstrip)和带状线(Stripline)布线. 微带线是用电介质分隔的参考平面(GND或Vcc)的外层信号层上的布线,这样能使延迟最小:带状线则在两个参考平面(GND或Vcc)之间的内层信号层布线,这样能获得更大的容抗,更易于阻抗控制,使信号更干净,如图所示. 微带线和带状线最佳布线 (2)高速差分信号对布线. 高速差分信号对布线常用方法有边沿耦合(Edge Coupled)的微带(顶层).边沿耦合的带状线(内嵌信…

STM32F4_RCC系统时钟配置及描述

Ⅰ.概述对于系统时钟应该都知道它的作用,就是驱动整个芯片工作的心脏,如果没有了它,就等于人没有了心跳. 对于使用开发板学习的朋友来说,RCC系统时钟这一块知识估计没怎么去配置过,原因在于开发板提供的晶振基本上都是官方标准的时钟频率,使用官方的标准库,这样系统时钟就是默认的配置,也就是默认的频率.但对于自己设计开发板,或者想要改变系统时钟频率(如:降低功耗就需要降频)的朋友来说,配置系统时钟就有必要了. 关于时钟这一块对定时器(TIM.RTC.WDG等)相关的外设也比较重要,因为要求精准,就需要…

007 GMII、SGMII和SerDes的区别和联系

一.GMII和SGMII的区别和联系 GMII和SGMII区别,上一篇已经介绍了,这一篇重点介绍SGMII和SerDes区别. GMII和SGMII GMII 在MII接口基础上提升了数据位宽和Clock频率成为1000Mbps接口 RXD[7:0].TXD[7:0] TX_ER.TX_EN RX_ER.RX_DV GTX_CLK.RX_CLK CRS.COL Clock=125MHz 数据位宽8bit(一个时钟周期传输8bit数据) 1000Mbps=125 MHz *8bit SGMII 串…

FPGA设计思想与技巧（转载）

题记:这个笔记不是特权同学自己整理的,特权同学只是对这个笔记做了一下完善,也忘了是从那DOWNLOAD来的,首先对整理者表示感谢.这些知识点确实都很实用,这些设计思想或者也可以说是经验吧,是很值得每一个有志于FPGA/CPLD方面发展的工程师学习的. 1.硬件设计基本原则 (1).速度与面积平衡和互换原则:一个设计如果时序余量较大,所能跑的频率远高于设计要求,能可以通过模块复用来减少整个设计消耗的芯片面积,这就是用速度优势换面积的节约:反之,如果一个设计的时序要求很高,普通方法达不到设计频率,那…

【转载】FPGA静态时序分析——IO口时序

转自:http://www.cnblogs.com/linjie-swust/archive/2012/03/01/FPGA.html 1.1 概述在高速系统中FPGA时序约束不止包括内部时钟约束,还应包括完整的IO时序约束和时序例外约束才能实现PCB板级的时序收敛.因此,FPGA时序约束中IO口时序约束也是一个重点.只有约束正确才能在高速情况下保证FPGA和外部器件通信正确. 1.2 FPGA整体概念由于IO口时序约束分析是针对于电路板整个系统进行时序分析,所以FPGA需要作为一个整体…

FPGA静态时序分析——IO口时序（Input Delay /output Delay）

1.1 概述在高速系统中FPGA时序约束不止包括内部时钟约束,还应包括完整的IO时序约束和时序例外约束才能实现PCB板级的时序收敛.因此,FPGA时序约束中IO口时序约束也是一个重点.只有约束正确才能在高速情况下保证FPGA和外部器件通信正确. 1.2 FPGA整体概念由于IO口时序约束分析是针对于电路板整个系统进行时序分析,所以FPGA需要作为一个整体分析,其中包括FPGA的建立时间.保持时间以及传输延时.传统的建立时间.保持时间以及传输延时都是针对寄存器形式的分析.但是针对整个系统F…

【转】 Android 开发之 JNI入门 - NDK从入门到精通

原文网址:http://blog.csdn.net/shulianghan/article/details/18964835 NDK项目源码地址 : -- 第一个JNI示例程序下载 : GitHub - https://github.com/han1202012/NDKHelloworld.git -- Java传递参数给C语言实例程序 : GitHub - https://github.com/han1202012/NDKParameterPassing.git --C语言回调Java方法示例…

MSP430常见问题之开发工具类

Q1:我自己做了一块MSP430F149的试验板,以前用下载线进行调试没有出现过问题,但是,最近我每次make后用下载线调试时,总是弹出一个窗口,给我提示:Could not find target status. 然后就死到那儿了,请问这是什么问题呢?A1:检查Jtag口线是否连接正常,如果JTAG口线连接正常,可能是供电不足,目标板加电再测试. Q2:我用的430f22x学习套件,请问在IAR Embedded Workbench 中仿真时如何看程序运行时间.A2:只有软件模拟下可以看, V…

对Verilog 初学者比较有用的整理(转自它处)

*作者: Ian11122840 时间: 2010-9-27 09:04 * *标题: 菜鸟做设计必看!有关如何做设计的整体思路,以及能否综合的笔记 …

【Android 应用开发】Android 开发之 JNI入门 - NDK从入门到精通

NDK项目源码地址 : -- 第一个JNI示例程序下载 : GitHub - https://github.com/han1202012/NDKHelloworld.git -- Java传递参数给C语言实例程序 : GitHub - https://github.com/han1202012/NDKParameterPassing.git --C语言回调Java方法示例程序 : GitHub - https://github.com/han1202012/NDK_Callback.git --…

TCP(一)

传输控制协议TCP特点:1,面向连接的运输层协议 2,每一条TCP只能有两个端点.点对点 3,TCP是可靠的,无差错,不重复,顺序到达. 4,全双工,允许通信双方进程在任何时候都能收发数据. 5,面向字节流.无结构字节流. TCP连接每一条TCP连接的两端是套接字.套接字的格式:IP地址:端口号理想传输的特点:传输信道不产生差错,不管发送方以多块的速度发送数据,接收方总来得及处理. 停止等待协议停止等待就是每发送完一个分组就停止发送,等…

欲善其工必先利其器-----ThinkPad E430加装SSD固态硬盘和内存

大概13年5月左右入手的小黑ThinkPad E430 当时辞职换工作换城市所以预算有限,4k左右大洋买下了这款笔记本电脑.3年左右的时间,一直使用单位电脑,偶尔使用小黑真心崩溃.你会发现你会有放弃使用电脑的冲动.一直犹豫是要换一个MAC还是给小黑升级:前天使用过程中马上决定给小黑升级.立即在京东下单,晚上进行改装,安装全部程序:两天的体验那是相当的爽啊!闲话少叙,进入正题: 小黑升级方案(适用于大部分笔记本): 1.只买一个Msata SSD插在笔记本预留的位置即可: 2.将原来的机械硬盘拆下…

FPGA静态时序分析——IO口时序（Input Delay /output Delay）（转载）

转载地址:http://www.cnblogs.com/linjie-swust/archive/2012/03/01/FPGA.html 1.1 概述在高速系统中FPGA时序约束不止包括内部时钟约束,还应包括完整的IO时序约束和时序例外约束才能实现PCB板级的时序收敛.因此,FPGA时序约束中IO口时序约束也是一个重点.只有约束正确才能在高速情况下保证FPGA和外部器件通信正确. 1.2 FPGA整体概念由于IO口时序约束分析是针对于电路板整个系统进行时序分析,所以FPGA需要作为一个…

quartusii 使用ModelSim do文件实现仿真（Verilog）

QuartusII从9.1之后的版本都已经取消了内部自带的仿真器,都需要借助第三方仿真软件比如Modelsim才能实现仿真.一般在进行代码编写的时候,如果结合功能仿真,可以很快的验证代码实现的逻辑是否满足要求.所以熟练使用Modelsim也是逻辑工程师必须掌握的一个技能.由于Modelsim可以支持命令行的方式,通过创建do文件,可以集成多个可执行的命令.那么对于前期一边编写代码,一边进行功能仿真,使用do文件是可以明显提高工作的效率.下面以Modelsim SE版本为例,通过以下几个步骤与大家…

FPGA设计经验谈 —— 10年FPGA开发经验的工程师肺腑之言

FPGA设计经验谈 —— 10年FPGA开发经验的工程师肺腑之言 2014年08月08日 14:08 看门狗关键词: FPGA 作者:friends 从大学时代第一次接触FPGA至今已有10多年的时间.至今记得当初第一次在EDA实验平台上完成数字秒表,抢答器,密码锁等实验时,那个兴奋劲.当时由于没有接触到HDL硬件描述语言,设计都是在MAX+plus II原理图环境下用74系列逻辑器件搭建起来的.后来读研究生,工作陆陆续续也用过Quartus II,Foundation,ISE,Libe…

jQuery知识点学习整理

零.jQuery中操作css的方法 1.$("p").css("background-color"); 返回首个匹配元素的background-color的值. 2.$("p").css("background-color","red"); 设置匹配元素的background-color的值. 3.$("p").css( { "background-color" :…

Android 开发之 JNI入门 - NDK从入门到精通

NDK项目源码地址 : -- 第一个JNI示例程序下载 : GitHub - https://github.com/han1202012/NDKHelloworld.git -- Java传递参数给C语言实例程序 : GitHub - https://github.com/han1202012/NDKParameterPassing.git --C语言回调Java方法示例程序 : GitHub - https://github.com/han1202012/NDK_Callback.git --…

MFC【17-1】线程和线程同步化

17.1线程对于Windows来说所有的线程都是一样的,但MFC却把线程区分为两种类型:User Interface(UI) threads(用户界面(UI)线程)和Worker threads(工作者线程). 两种线程的不同之处在于UI线程具有消息循环而工作者线程没有.UI线程可以创建窗口并处理发送给这些窗口的消息.工作者线程执行后台任务. 17.1.1创建工作者线程 AfxBeginThread定义了两个版本:一个启动UI线程,另一个启动过作者线程 CWinThread*pThread=A…

FPGA静态时序分析——IO口时序（Input Delay /output Delay)

1.1 概述在高速系统中FPGA时序约束不止包括内部时钟约束,还应包括完整的IO时序约束和时序例外约束才能实现PCB板级的时序收敛.因此,FPGA时序约束中IO口时序约束也是一个重点.只有约束正确才能在高速情况下保证FPGA和外部器件通信正确. 1.2 FPGA整体概念由于IO口时序约束分析是针对于电路板整个系统进行时序分析,所以FPGA需要作为一个整体分析,其中包括FPGA的建立时间.保持时间以及传输延时.传统的建立时间.保持时间以及传输延时都是针对寄存器形式的分析.但是针对整个系统F…

每天进步一点点------时序分析基础与时钟约束实例（四）IO口时序（Input Delay /output Delay）

1.1 概述在高速系统中FPGA时序约束不止包括内部时钟约束,还应包括完整的IO时序约束和时序例外约束才能实现PCB板级的时序收敛.因此,FPGA时序约束中IO口时序约束也是一个重点.只有约束正确才能在高速情况下保证FPGA和外部器件通信正确. 1.2 FPGA整体概念由于IO口时序约束分析是针对于电路板整个系统进行时序分析,所以FPGA需要作为一个整体分析,其中包括FPGA的建立时间.保持时间以及传输延时.传统的建立时间.保持时间以及传输延时都是针对寄存器形式的分析.但是针对整个系统F…

存储系列之 RAID技术原理简介

引言:RAID技术是现代大规模存储的基础,“基础(技术)是拿来革命的”.我查raid相关资料时,查布尔运算,竟然一路查到“香农原理”,这不是有个视频中HW的任总提到的吗,多基础的东西,任总却毫不含糊,他的认知真不是盖的,我们这等小辈又有什么理由不去努力提高自己的认知呢.同时我突然也意识到了,为什么国家和这些伟大的企业家重视基础技术的研究,所以就冒出来了上面的语录!思量了许久!!这也是为什么冬瓜头在他的书里面花了大量篇幅来写RAID,甚至把编小说的功夫都用上了!嗯,进入正题. 背景:前面章节介绍过…