1 创建一个PCB文件  file -> new 2 创建一个板框  add -> line ,在 options 选型中选择好,板框为 长 4400mil 宽 3200 3 给PCB板框倒角(可不做): Manufacture -> Drafting -> Fillet(倒圆角) ,在options选项中 倒角半径设置为 100mil 方法:要倒哪个角,就直接鼠标点击角的两个边 ,四个角都倒好后,鼠标右键-> Done 4 添加允许布线区(一般比板框小100mil即可):S…

Cadence软件是一款"一站式"的电气EDA软件系统.因能力所限,此处仅涉及使用cadence软件绘制PCB.日后随着对软件使用程度的加深,自己打算学习使用cadence软件的原理图和PCB仿真相关内容. 总体上,cadence软件绘制PCB的工作主要包括两个大块的内容:原理图设计和PCB板绘制,本记录将上述两部分内容作为主体进行记录. 原理图的设计工作包含有:软件的基本配置.原理图所引用的元件符号设计.原理图的配置和默认库的引用.原理图DRC检查.原理图设计中的小技巧.上述这些知识…

仅记录了绘制好原理图后的一些处理: 1 重写编写元件编号 1)Tool -> Annotate   在Packing选项卡中 的Action  选中 Reset part references to "?"   确定 原理图中元件的编号全部变成 ? 2)还是在Tool -> Annotate   在Packing选项卡中 的Action 选中Incremental reference update Annotation 选择 Left-Right   点击确定 2 为了在P…

疑问解答:为什么要封装? 就是元器件往PCB板上焊接时在板上的焊盘尺寸. 这里我以AT89C51单片机为例: 1.首先新建一个PCB元件库. 再找一个路径保存起来命名为DIP40,方便以后寻找 选择菜单栏上[工具],单击该选项下的[元器件向导],系统会自动弹出PCB器件向导对话框.具体操作如下图所示: 因为这里我们要画的是PDIP式封装,所以选择DIP,然后再单击[下一步].具体情况如下图所示: 参照AT89C51的数据手册上的封装尺寸,填写对话框中的各项数据,然后继续选择[下一步],具体操作情…

Slikscreen_Top  :顶层丝印层 Assemly_Top    :装配层,就是元器件含铜部分的实际大小,用来产生元器件的装配图.我自己感觉这一层如果对于贴片的元器件,如电容,就是两个贴片铜片的实际大小,而place_bound_top层是 整个贴片元器件的实际大小,这一点很多人都没真正搞懂!也可以使用此层进行布局: Soldermask_Top: 顶层阻焊层  负片输出 Pastemask_Top :  顶层钢板层 加焊层                     3.助焊层(Past…

总结PCB板框设计,定位孔的放置,以及布线区域和元件放置区域的放置,最重要的是层叠结构的设计.…

1.概要 在进行PCB SI的设计时,理解特性阻抗是非常重要的.这次,我们对特性阻抗进行基础说明之外,还说明Allegro的阻抗计算原理以及各参数和阻抗的关系. 2.什么是特性阻抗? 2.1 传送线路的电路特性 在高频率(MHz)信号中,把传送回路作为电路. 2.1.1 电阻R 电阻R是指普通的导线带有的欧姆电阻.R = ρ・L / S [Ω] (S:横截面面积[m2],L:导体长[m],ρ:金属(铜)的电阻率[Ω*m]).在高频频域范围内的话,根据表面效果和集合效果的影响,集中在导体表面电流流…

1.创建PCB_Project 创建下面并保存 2.画原理图库 需要了解,画框,加引脚(该标注),改网格间距,引脚对齐对格,框选问题(从左至右还是从右至左,shift加选),给库加PCB封装 示例:画ASM1117-3.3v,电容,stm32pin口,74hc245(贴片),轨到轨运放(AD8542ARMZ), 画框 改间隔 3.画PCB封装库 示例:画ASM1117-3.3v,电容,stm32pin口,74hc245(贴片),轨到轨运放(AD8542ARMZ), 利用封装向导(footprin…

1.原理图先每个模块都检查一边. 2.特别注意容易接错的信号线,比如RX,TX是否接反了. 3.检查容易出错的封装和新封装.比如三极管的管脚是否与实物对应.连接器等的封装是否忘记了镜像. 4.分层查看是否有多余的铜皮,线条,元器件等等. 5.重点部件是否正确合理.…

原理图以及元件的绘制1. 画数据总线时,需要给总线一个Net Label,例如:databus[0..7],并且还需要在每个入口和出口处设置一致的标号.2. ERC 电气规则检查,Electronic Rule Check.可以使用place-directives-compile mask 来屏蔽某一部分不需要进行电气检查的原理图.而Place NO ERC 只是可以对某点放弃电气规则检查.3. 可以通过Place-directives-PCB Layout 在原理图中限制将来绘制成的PCB 的…