说明:i2c乔布斯.有这么多的事情在网上参考. 时刻:2014年5一个月6周二星期 1.问题叙述性说明: 正如图.已知的时钟clk为100k,rst为复位信号.上升沿有效,基于Verilog HDL或者VHDL语言,将A器件内的六个8位数据,依照I2C协议规格送入总线sda.并产生对应的串行时钟scl. 要求(1):写出完整代码: 要求(2):给出仿真波形图. watermark/2/text/aHR0cDovL2Jsb2cuY3Nkbi5uZXQvdTAxMjM3MzAyMA==/font/5…

2010-09-05 21:04:00 verilog语言基础学的差不多了.接着就是看看华为的语言编写规范.状态机设计方法是fpga的重要设计方法.所以我要记上一笔. 只要会FSM方法,用fpga编写I2C,UART驱动应该都不成问题了.当然最好用三段式FSM形式. 下图为读写一个字节的i2c协议,分析设计重点提示如下图.…

前言:终于到了测试篇,不过悲剧了一下.按照之前<二>里面的思路,在顶层用一个复用器驱动读写独立模块的I2C总线确实失败.虽然综合过去了,不过警告里已经说明:底层的2个原本是inout三态口的数据线在顶层复用时候被综合成wire,这样在默认情况下顶层的inout总是输出有效,失去了三态口的作用.囧,看来为了测试I2C的写还是得把读模块并进去可避免这一尴尬…… 测试:DE2+Questasim10.0c+Q2_9.1: 日期:2013七夕夜 结果:以下2张图为仿真波形图与逻辑分析仪采样的时序波形图…

前言:接着上一篇的I2C写操作,今天要实现一个I2C的读操作.虽然在ADV7181B配置内部寄存器时没有必要使用到读操作,但是为了进一步确认寄存器是否在I2C写模块下被正确配置,这一步是必不可少的. 设计思路:由于最终的应用里I2C读模块在调试结束后还是要被剔除,因此决定还是另外建一个读的状态机独立于之前的写状态机.读状态机的思路基本和写状态机的思路一样,需要注意的是一次写操作需要两次的START信号和最后一字节传输结束后的NON-ACKNOWLEDGE. 改进和注意点:相比之前的写模块,读模块…

前言:之前申请了ADI公司的一款ADV7181CBSTZ的视频解码芯片,正好原装DE2板子安的是同系列的ADV7181BBSTZ.虽然都是ADV7181的宗出,但是寄存器配置等等还是有些诧异,引脚也不兼容.而且ADI已经停产了ADV7181B,现在主推C系列的.关于7181不同系列配置和操作问题可以在http://ez.analog.com社区,ADI公司的工程师都会直接帮你回答,我搜索了一部分Q&A,里面的问题基本都能得到不错解决.ps.其实从工程师解答的方式,对比一下自己遇到问题首先该怎么思…

1. 起始结束信号的判断 //--------------------------------------------- //start,stop condition judgement //--------------------------------------------- wire start, stop; reg sda1, sda2; reg sda11; always @ ( posedge SCL )   //触发器1 sda1 <= SDA; always @ ( neged…

<span style="font-size:14px;">`timescale 1ns / 1ps module test( sda ); reg scl; inout sda; reg sda_out; wire    sda_in; reg [7:0]   data; reg start_flag, stop_flag; assign sda = sda_out ? 1'bz : 1'b0; assign sda_in = sda; pullup( sda ); I2…

板子使用的是黑金的是xilinx spartan-6开发板,首先准备一份24LC04B芯片资料,读懂资料后列出关键参数. 如下: 1.空闲状态为SDA和SCL都为高电平 2.开始状态为:保持SCL,SDA高电平不变,SDA 保持最少4us,之后SDA为低,保持最少4us 3.结束状态为:保持SCL为高.SDA为低电平不变,保持最少4us,SDA为高保持最少4us 4.时间间隔4us要求来源(上面数据为24LC04,下面数据为24LC04B) 初步估算了一下时钟要求,100k(10us)符合要求,…

////////////////////////////////////////////////// //clk = 20 MHz ,一个周期50ns //sck = 100 kHz (scl) ,一个周期 1000ns //I2C在sck下降沿更新数据,上升沿读取(采样)数据 /////////////////////////////////////////////////// 'd200)(clk,rstn,start_sig,word_addr,wr_data,rd_data,done_s…

http://www.blogbus.com/uyarotxb-logs/206932748.html     inout作为输出端口时三态门为选通状态,inout作为输入端口时三态门为高阻态,可通过link_data控制使能. 芯片外部引脚很多都使用inout类型的,为的是节省管腿.一般信号线用做总线等双向数据传输的时候就要用到INOUT类型了.就是一个端口同时做输入和输出. inout在具体实现上一般用三态门来实现.三态门的第三个状态就是高阻'Z'. 当inout端口不输出时,将三态门置高阻…