core_cm3是ARM公司推出来的统一规定,这是对下游芯片厂商的统一规定,因此可以再Cortex-M3(CM3)之间进行移植.此文件中定义了一些对特殊功能寄存器的C语言形式的操作,本质上是内敛汇编和嵌入式汇编.本文均已μC/OS-II移植为例进行举例. 那么先通过几个例子介绍下内敛汇编和嵌入式汇编的形式吧,,因为下面要用到,看完这几个例子就能看懂了,但是如果需要详细学习,请参考文末的参考资料,因为与真正的汇编还是有不少区别的,比如在内敛汇编中我们操作的都是虚拟寄存器(那么它是如何转到真正的寄存…

CMSIS是Cortex微控制器软件接口标准(Cortex MicroController Software Interface Standard)的缩写,这个是ARM定制的一个用于Cortex-M系列的一个标准,主要是为了提供通用api接口来访问内核和一些片上外设,提高代码的可移植性. CMSIS有三个层:核内外设访问层Core Peripheral Access Layer(CPAL),中间件访问层Middleware Access Layer(MWAL),设备访问层(Device Peri…

STM32F10xxx_异常与中断 [TOC] 更新记录 version status description date author V1.0 C Create Document 2018.10.27 John Wan status: C―― Create, A-- Add, M-- Modify, D-- Delete. 1.异常与中断的概念   对于几乎所有的微控制器,中断都是一种常见的特性.中断一般是由硬件(如外设和外部输入引脚)产生的时间,它会引起程序偏离正常的流程(如给外设提供服务)…

1.总开关 每个CPU有一个中断总开关.通过CPU中断控制寄存器实现.Cortex-M的中断控制寄存器包括:FAULTMASK.PRIMASK.BASEPRI.BASEPRI_MAX.总开关的本质是变更当前执行优先级,根据Cortex-M的架构设计,只有优先级高于当前执行优先级的中断或异常才能抢占CPU. FAULTMASK 设置为1后关闭所有中断和异常,包括HardFault异常,只有NMI和Reset可以得到响应. PRIMASK 设置为1后关闭所有中断和除了HardFault异常外的所有其…

转自 1. Cortex-M3的异常/中断屏蔽寄存器组 注:只有在特权级下,才允许访问这3个寄存器. 名 字 功能描述 PRIMASK 只有单一比特的寄存器.置为1后,就关掉所有可屏蔽异常,只剩下NMI和硬Fault可以响应.默认值是0,表示没有关闭中断. FAULTMASK 只有单一比特的寄存器.置为1后,只有NMI可以响应.默认值为0,表示没有关异常. BASEPRI 该寄存器最多有9位(由表达优先级的位数决定).定义了被屏蔽优先级的阈值.当它被设置为某个值后,所有优先级号大于等于此值的中断…