SOCV/POCV 开篇（1）

【SOCV/POCV 开篇（1）】的更多相关文章

SOCV/POCV 开篇（1）

1.功能:模拟工艺偏差对芯片性能的影响 2. 40nm之前 flat derate模型可以基本覆盖大部分情况 3.AOCV (Adance OCV) 考虑distance 和depth的影响. AOCV table背后已经有统计学的支撑,即SSTA(statistical static timing analysis). 但是限于runtime,基本都是GBA(Graphic based analysis)进行timing 分析.Depth 分析不够准确,使得过于悲观. PBA 计算depth,…

论STA | SOCV / POCV 之 variation （2）

芯片制造涉及到许多复杂重复的过程,如:光刻.蚀刻.离子注入.扩散.退火.而且都是原子级操作,尽管控制非常严格,但偏差不可避免. 工艺偏差会导致芯片物理参数偏差,如:线宽.沟道掺杂浓度.线厚.临界尺寸.栅氧厚度: 而物理参数偏差会导致电特性参数偏差,如:线的电容电阻.阈值电压.饱和电流.栅极电容: 电特性参数偏差会导致 cell delay, cell transtion, net delay的偏差,这正是STA 要如此重视variation 的原因所在. Environmental variat…

SOCV / POCV 模型（3）

STA无疑是数字集成电路设计实现方法学中最『漂亮』的模型之一,但是随意着工艺进步,local varition 的随机性及重要性增加,传统STA 的局限性日渐突出.大概在十五年前,SSTA成了一个研究热点,相较于传统的STA,SSTA 不再是针对单一的timing 进行分析,它的分析结果是一个统计分布,通过这个统计分布结果,可得到电路处在某个timing 点的概率. "Statistical timing is a great approach," Keller said. "…

STA之OCV

Timing sign-off Corner = library PVT +RC Corner + OCV 针对每个工艺结点,foundry都会给出一张类似的timing sign-off表格,定义了所有需要做timing sign-off的corner(实际需要sign-off的corner还需要乘以工作模式,对于STA,不同的工作模式,用不同的SDC文件予以区别) uncertainty=clock jitter + Xps setup/hold margin + DPT,其中clock j…

论STA | POCV/SOCV 对lib 的要求（4）

在芯片制造过程中的工艺偏差由global variation 和local variation 两部分组成. 在集成电路设计实现中,global variation 用PVT 跟 RC-corner 来模拟:local variation 用 OCV/ AOCV/ SOCV 来模拟. 在40nm 之前OCV 被广泛采用,但是OCV 对同一条path 上的所有cell 都设同一个derate 值,如果设的太严则过于悲观,如果设得太松又会导致过多的path 过于乐观,进入28nm 之后尤其是16nm…