管脚说明和内部逻辑图 注:管脚图为HCF4094,内部逻辑图为CD4094(HCF4094内部逻辑图在datasheet不清晰,且复杂). 其中控制管脚有3个:STROBE-DATA-CLOCK,Output Enable一般直接硬件接VDD. 原理如下:STROBE高电平期间,每8个CLK上升沿,bit分别从Q1移至Q8,所以给定一个字节,左移后送入至Data,这样Bit7经过8个上升沿后就输出至了Q8.移完一个字节拉低STROBE锁存注Q1-Q8. 实例代码 ;---------------…

Q1:晶体一般都是接32768,然后使用液晶很正常.我打算将晶体接6M的替换32768,那么液晶还能正常显示吗A1:看你所用的LCM 模块时序极限是多少HZ,然后看6M情况下,MSP430去驱动LCM 时,程序时间会不会超过这个极限频率,如果超过,得加延时. Q2:I/O 怎样直接驱动LCD,如何做?A2:建议采用带LCD 驱动的芯片.可采用MSP430F4xx系列的芯片.如果不用带LCD 驱动的芯片,可以用IO 口仿LCD 的波形,比较复杂些,不过也能做出来.可以到TI 网站上去下载关于LCD…

———————————————————————————————————————————— 常用库及部分元件名中英文对照表 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 原理图常用库文件: Miscellaneous Devices.ddb Dalla…

管脚定义与内部逻辑图 注:管脚一般A.B连在一起作为一个输入:CLR硬件接VDD. 原理如下:每8个CLK上升沿,bit分别从QA移至QH,所以给定一个字节,左移后送入至A/B,这样Bit7经过8个上升沿后就输出至了QH. 实例代码 ;-------------------------------------------------------------------------------------------------- ;********************************…