时钟线要求 时钟驱动器布局在PCB中心而非电路板外围,布局尽量靠近,走线圆滑.短,非直角.非T形,布线可选4~8mil,过窄会导致高频信号衰减,并降低信号之间电容性耦合. 避免时钟之间.与信号之间的干扰,避免几种信号平行布线,必要时采用GND屏蔽层包裹隔离,不同时钟或信号之间间距 30mil以上,可放在GND和VCC层之间 时钟信号尽量不采用跨界分割平面 若时钟线有过孔,在过孔相邻位置加旁路电容,确保换层后,参考层的高频电流回路连续.旁路电容所在电源层要是过孔穿过的电源层,并尽可能靠近过孔,建议…