在芯片制造过程中的工艺偏差由global variation 和local variation 两部分组成. 在集成电路设计实现中,global variation 用PVT 跟 RC-corner 来模拟:local variation 用 OCV/ AOCV/ SOCV 来模拟. 在40nm 之前OCV 被广泛采用,但是OCV 对同一条path 上的所有cell 都设同一个derate 值,如果设的太严则过于悲观,如果设得太松又会导致过多的path 过于乐观,进入28nm 之后尤其是16nm…

STA无疑是数字集成电路设计实现方法学中最『漂亮』的模型之一,但是随意着工艺进步,local varition 的随机性及重要性增加,传统STA 的局限性日渐突出.大概在十五年前,SSTA成了一个研究热点,相较于传统的STA,SSTA 不再是针对单一的timing 进行分析,它的分析结果是一个统计分布,通过这个统计分布结果,可得到电路处在某个timing 点的概率. "Statistical timing is a great approach," Keller said. "…

S CRPR  clock reconvergence pessimism removal C CPPR  clock path pessimism removal 剔除公共clock path上的悲观度. 看图说话,上图是最常见最基本的一条timing path: 有launch clock path, data path 跟 capture clock path; 大多数电路中的大多数timing path 的launch clock 跟 capture clock 都从同一个时钟源头来,经…

芯片制造涉及到许多复杂重复的过程,如:光刻.蚀刻.离子注入.扩散.退火.而且都是原子级操作,尽管控制非常严格,但偏差不可避免. 工艺偏差会导致芯片物理参数偏差,如:线宽.沟道掺杂浓度.线厚.临界尺寸.栅氧厚度: 而物理参数偏差会导致电特性参数偏差,如:线的电容电阻.阈值电压.饱和电流.栅极电容: 电特性参数偏差会导致 cell delay, cell transtion, net delay的偏差,这正是STA 要如此重视variation 的原因所在. Environmental variat…

1.功能:模拟工艺偏差对芯片性能的影响 2. 40nm之前 flat derate模型可以基本覆盖大部分情况 3.AOCV (Adance OCV) 考虑distance 和depth的影响. AOCV table背后已经有统计学的支撑,即SSTA(statistical static timing analysis). 但是限于runtime,基本都是GBA(Graphic based analysis)进行timing 分析.Depth 分析不够准确,使得过于悲观. PBA 计算depth,…

library中的一个cell可以是一个standard cell,IO buffer,或者一个complex IP.其中包含area,functionality,timing,power等相关的信息. 一个cell的timing model:最基本的有两类,Linear Timing Model,D=D0 + D1*S + D2*C.D0,D1,D2表示常数,S表示Transition time, C表示output load capacitance.在亚微米尺寸(submicron 100n…

Timing sign-off Corner = library PVT +RC Corner + OCV 针对每个工艺结点,foundry都会给出一张类似的timing sign-off表格,定义了所有需要做timing sign-off的corner(实际需要sign-off的corner还需要乘以工作模式,对于STA,不同的工作模式,用不同的SDC文件予以区别) uncertainty=clock jitter + Xps setup/hold margin + DPT,其中clock j…

最近接到一个调试 wifi 驱动的任务,使用的是 rtl8723bs 芯片组.要求是让无线设备工作在 station 模式的时候同时开启一个 ap 热点.简单来讲就是连接其他 wifi 的同时发出一个 wifi 供其他设备使用.保证都能上网. 拿到这个项目,我首先就想到了 github 上的一个开源项目 create_ap .这是一个1000多行的 bash 脚本.它能够在无线网卡支持的时候实现上述的要求.当时,我想能不能直接那 create_ap 过来使用,如果可以,那么就太方便了. 然而测试…

[目的] 8188EU 在AM335X MC183上以AP+STA工作. [环境] 1.  Ubuntu 16.04发行版 2.  linux-3.2.0-psp04.06.00.11 3.  MC183平台 4.  交叉编译器arm-linux-gnueabihf-gcc-4.7.3 [实验步骤] 1. 配置内核 Device Drivers ---> 开启WIRELESS LAN Network device supports ---> [*] Wireless LAN  --->…

在深亚微米技术(deep submicron)中,关于crosstalk和noise对design的signal integrate的影响越来越大.主要表现在glitch和对delay的影响. 1)metal layers越来越多:2)metal wire变得越来越薄而细:3)单位晶圆上的cells越来越多:4)供应电压越来越小,留给noise的margin越来越少. 2)时钟速率越来越快. 在分析crosstalk时,其中受影响的signal叫做victim.影响别的signal的叫做aggr…