Wishbone总线从接口转Xilinx MIG (Spartan 6)

//*************************************************************************** // Copyright(c)2016, Lyu Yang // All rights reserved // // File name : wb_xmigddr.v // Module name : // Author : Lyu Yang // Email : // Date : 2016-12-00 // Version : v1.0…

openrisc 之 Wishbone总线学习笔记——接口信号定义

这部分内容就是copy下来的,网上到处都有.先看看接口啥样子,在详细说明接口定义copy http://blog.csdn.net/ce123/article/details/6929897.百度文库里面很多文章中也是一样的说明信号分类 SYSCON模块信号 CLK_O:输出信号,系统时钟,作为MASTER和SLAVE的时钟输入:RST_O: 输出复位信号,作为MASTER和SLAVE的复位输入,使得WISHBONE接口内部的状态机全部恢复到起始态. MASTER和SLAVE的共有信号 CL…

openrisc 之 Wishbone总线学习笔记——总线互联

一,总线命名规范 1,wishbone总线接口信号都是高电平有限 2,wishbone接口信号都是以 _i ,或者是 _o 结束.i表示输入, o表示输出. ()表示该信号为总线信号,总线位宽可以大于等于1. 二,互联规范点到点.数据流方式.共享总线.交叉(Crossbar)互连方式 1,点到点两个IP之间的互联,就是一端是master,一端是slave 2,数据流方式每个IP核兼有主端和从端.数据从一个IP核传送到下一个,与流水线相似. 3,共享总线的方式系统中有两个或者多个主设备需…

OR1200处理器中Wishbone总线接口模块WB_BIU介绍

下面内容摘自<步步惊芯--软核处理器内部设计分析>一书 WB_BIU模块是OR1200处理器与外部Wishbone总线连接的接口模块.15.1节给出了WB_BIU模块的对外连接关系,并指出WB_BIU模块的三个作用.由于OR1200处理器支持Wishbone B3版本号.所以在15.2节介绍了Wishbone B3版本号中的寄存反馈总线周期,重点说明了当中的周期类型识别地址标签CTI_O/CTI_I.突发类型扩展地址标签BTE_O/BTE_I的作用. 15.1 WB_BIU模块的对外连接关系…

KC705E 增强版基于FMC接口的Xilinx Kintex-7 FPGA K7 XC7K325T PCIeX8 接口卡

KC705E 增强版基于FMC接口的Xilinx Kintex-7 FPGA K7 XC7K325T PCIeX8 接口卡一.板卡概述本板卡基于Xilinx公司的FPGAXC7K325T-2FFG900 芯片,pin_to_pin兼容FPGAXC7K410T-2FFG900 ,支持PCIeX8.64bit DDR3容量2GByte,HPC的FMC连接器,板卡支持各种接口输入,软件支持windows,Linux驱动. 二.功能和技术指标: • 支持1路PCIe X8 支持PCI Expre…

330-支持PXIE带FMC接口的Xilinx FPGA XC7K325T PCIeX8 接口卡平台

支持PXIE带FMC接口的Xilinx FPGA XC7K325T PCIeX8 接口卡平台一.板卡概述本板卡基于Xilinx公司的FPGAXC7K325T-2FFG900 芯片,pin_to_pin兼容FPGAXC7K410T-2FFG900 ,支持PCIeX8.64bit DDR3容量2GByte,HPC的FMC连接器,板卡支持PXIE标准协议,其中XJ3标准高速差分接口支持PCIeX 8.软件具有windows,Linux驱动. 二.功能和技术指标: • 支持PXIe…

270-VC709E 增强版基于FMC接口的Xilinx Vertex-7 FPGA V7 XC7VX690T PCIeX8 接口卡

VC709E 增强版基于FMC接口的Xilinx Vertex-7 FPGA V7 XC7VX690T PCIeX8 接口卡一.板卡概述本板卡基于Xilinx公司的FPGA XC7VX690T-FFG1761 芯片,支持PCIeX8.64bit DDR3容量2GByte,HPC的FMC连接器,板卡支持各种接口输入,软件支持windows. 二.功能和技术指标: 1.标准PCI-E接口,支持PCI-E 8x,支持PCI-E 3.0. 2.标准FMC-HPC接口,VA…

openrisc 之 Wishbone总线学习笔记——总线特性

特性: 一,互联方式: 支持点到点.共享总线.十字交叉(Crossbar)和基于交换结构(Switch fabric)的互联. 二,数据操作方式:单次读/写操作.块读/写操作,读改写(RMW,Read-Modify- Write) 三,操作结束方式:操作的结束方式包括:成功.错误和重试(Retry) , 一个总线周期完成一次操作四,允许从设备进行部分地址解码. 五,支持用户定义的标签. 六,全同步化设计,包括复位方式七,轻量级规范,接口更加简单紧凑…

modelsim仿真xilinx mig ip core相关问题

1.运用自动化脚本文件 do sim.do 其中不支持 .f文件 , 需要直接vlog 2.对于mig模型采用下面句型(根据example中do sim.do文件) vlog -sv +define+x4Gb +define+sg125 +define+x16 c0_ddr3_model.v vlog -sv +define+x4Gb +define+sg125 +define+x16 c1_ddr3_model.v vsim -t fs -novopt +notimingchecks -L…

PCI总线目标接口状态机设计

module state_machine (devsel_l, trdy_l, stop_l, pci_ad_oe, dts_oe, par_oe, bk_oe, pci_ad_en, hit_ba0_l, hit_ba1_l, pci_frame_l, pci_idsel, pci_irdy_l, pci_ad, pci_cbe_l, pci_clk, pci_rst_l, abort_sig, data_stop_l, com, data_write_…

Wishbone B3总线Generic RAM写法

以下Verilog HDL代码符合wishbone总线B3标准协议,在Altera和Xilinx的开发工具上可以实现综合,自动推断并采用片上RAM资源,可以完成内存内容的初始化. /* ************************************************************************************************ * File : ram_wb.v * Module : ram_wb * Author : Lyu Yang * Da…

SPI、I2C、UART三种串行总线协议的区别和SPI接口介绍（转）

SPI.I2C.UART三种串行总线协议的区别第一个区别当然是名字: SPI(Serial Peripheral Interface:串行外设接口); I2C(INTER IC BUS) UART(Universal Asynchronous Receiver Transmitter:通用异步收发器) 第二,区别在电气信号线上: SPI总线由三条信号线组成:串行时钟(SCLK).串行数据输出(SDO).串行数据输入(SDI).SPI总线可以实现多个SPI设备互相连接.提供SPI串行时钟的SPI…

FPGA上外挂DDR2&DDR3&MIG IP的使用记录

前言当需要大容量数据存储及处理的时候,FPGA内部自带的存储资源是远远不够的,所以问题来了,怎么使用外带的DDR3? 首要问题在于DDR3是什么?有没有协议?当然只是需要用Xilinx MIG IP去配置使用的话,DDR3内部信号变化关系不需要太明了,当然明了会更佳,有时间可以看看底层内部架构,只是使用MIG IP去配置DDR3的话不需要像写一个DDR3控制器那么明白. 所需要预先储备的知识: (1)阅读JEDEC DDR3 SDRAM STANDARD (标准协议)(有空的童鞋可以阅读):…

【转】AXI_Lite 总线详解

目录: · 1.前言 · 2.AXI总线与ZYNQ的关系 · 3 AXI 总线和 AXI 接口以及 AXI 协议 · 3.1 AXI 总线概述 · 3.2 AXI 接口介绍 ·3.3 AXI 协议概述 · 3.4 AXI 协议之握手协议 · 3.5 突发式读写 · 4 AXI4-Lite 详解 ·4.1 AXI4-Lite 源码查看 · 4.2 AXI-Lite 源码分析 · 5 观察 AXI4-Lite 总线信号 · 6 加载到 SDK · 7 本章小结 1 前言 ZYNQ拥有ARM…

S02_CH12_ AXI_Lite 总线详解

S02_CH12_ AXI_Lite 总线详解 12.1前言 ZYNQ拥有ARM+FPGA这个神奇的架构,那么ARM和FPGA究竟是如何进行通信的呢?本章通过剖析AXI总线源码,来一探其中的秘密. 12.2 AXI总线与ZYNQ的关系 AXI(Advanced eXtensible Interface)本是由ARM公司提出的一种总线协议,Xilinx从6系列的FPGA开始对AXI总线提供支持,此时AXI已经发展到了AXI4这个版本,所以当你用到Xilinx的软件的时候看到的都是"AIX4&quo…

[转载]克服FPGA I/O引脚分配挑战--xilinx系列

转载走,放到自己的分类中好了原文地址:I/O引脚分配挑战--xilinx系列">克服FPGA I/O引脚分配挑战--xilinx系列作者:方槍槍 http://www.eefocus.com/lubee/blog/2012-05/205849_34433.html 对于需要在PCB板上使用大规模FPGA器件的设计人员来说,I/O引脚分配是必须面对的众多挑战之一. 由于众多原因,许多设计人员发表为大型FPGA器件和高级BGA封装确定I/O引脚配置或布局方案越来越困难. 但是组合运用多种智能…

Xilinx FPGA控制器的Everspin STT-DDR4设计指南

自旋转移扭矩磁阻随机存取存储器(STT-MRAM)是一种持久性存储技术,可利用各种工业标准接口提供性能,持久性和耐用性. Everspin推出了STT-MRAM产品,该产品利用称为JE-DDR4的JEDEC标准DDR4接口的变体,它包含了对完整系统支持所需的独特功能.本文将帮助工程师了解Xilinx FPGA控制器的Everspin STT-DDR4设计指南 2.启用ST-DDR4为了使设计人员能够快速集成ST-DDR4支持,该过程从Xilinx Vivado开发环境中生成的现有8Gb DDR4…

【团购活动】接口最全最好用的S5PV210开发板Sate210-F 开发板开始团购活动了，一起学习linux！

接口最全最好用的S5PV210开发板Sate210-F 开发板开始团购活动了,一起学习linux!http://bbs.eeworld.com.cn/forum.php?mod=viewthread&tid=428226&fromuid=478717 (出处: 电子工程世界-论坛) ! Sate210-F开发板硬件资源 ● 三星S5PV210基于Cortex-A8内核处理器,1GHz主频 ● 板载64bit双通道512MB DDR2内存,256MBSLC FLASH+4GB iNAND/e…

也谈SWD接口协议分析

这几日看到坛里有几个关于SWD协议相关的文章,自己也尝试了下,有点体会,也有些疑惑,写出来与大家分享和交流下. 以下我的模拟SWD接口的板子简称为Host,目标MCU(即我要连接的板子)简称为Target.SWD协议故名思议,串行总线调试接口.我们需要3根线与目标MCU相连,SWDIO,SWDCLK和GND. -SWDIO 为双向Data口,主机到目标的数据传送. -SWDCLK 为时钟口,主机驱动. -GND GND脚. …

EventBus 事件总线之我的理解

用例:假设公司发布了一个公告需要通过短信和邮件分别2种方式通知员工 1:首先我们建立领域模型 /// <summary> /// 领域核心基类 /// </summary> public abstract class Core { public string Id { set; get; } = Guid.NewGuid().ToString(); } public interface ICore { } 2:消息模型 /// <summary> /// 通知的…

ARM总线方面知识

AMBA简介随着深亚微米工艺技术日益成熟,集成电路芯片的规模越来越大.数字IC从基于时序驱动的设计方法,发展到基于IP复用的设计方法,并在SOC设计中得到了广泛应用.在基于IP复用的SoC设计中,片上总线设计是最关键的问题.为此,业界出现了很多片上总线标准.其中,由ARM公司推出的AMBA片上总线受到了广大IP开发商和SoC系统集成者的青睐,已成为一种流行的工业标准片上结构.AMBA规范主要包括了AHB(Advanced High performance Bus)系统总线和APB(Advanc…

Linux 总线、设备、驱动模型与设备树

1.总线.设备.驱动模型本着高内聚.低耦合的原则,Linux 把设备驱动模型分为了总线.设备和驱动三个实体,这三个实体在内核里的职责分别如下: 设备和驱动向总线进行注册,总线负责把设备和对应的驱动绑定起来. 驱动通过总线 API 接口 platform_get_resource() 取得板级设备信息,这样驱动和设备之间就实现了高内聚.低耦合的设计, 无论设备怎么换,驱动都可以岿然不动. 代码架构如下图所示: 2.设备树引入设备树之前,关于硬件设备的描述信息一般放在一个个类似 arch/xxx…

对 IIC 总线的理解、调用函数以及常见面试问题

一.IIC 总线概述: IIC 即Inter-Integrated Circuit(集成电路总线) I2C总线是PHLIPS公司推出的一种串行总线, I2C总线只有两根双向信号线.一根是数据线SDA,另一根是时钟线SCL. 每个接到I2C总线上的器件都有唯一的地址.主机与其它器件间的数据传送可以是由主机发送数据到其它器件,这时主机即为发送器.由总线上接收数据的器件则为接收器. 二.IIC 总线通信协议: 要掌握IIC的通信协议,需要掌握以下6个通信信号: 1.起始信号 2.终止信号 3.写数据…

Xilinx 学习笔记1---新建工程和创建源代码文件

最近终于有空可以记录一些之前学习的内容,本博客系列记录笔者Xilinx ISE学习之旅,当然现在Vivado是学习热门,一步一步来.搞定 ISE,Vivado上手也会很快. 1.安装软件软件部分的下载与安装可自行到Xilinx官网下载http://china.xilinx.com/ 2.新建工程文件并编写源程序图1 新建工程用过Altera的Quartus II,再使用Xilinx的ISE,基本上流程都差不多,在file---new project,如图1所示,出现如下图2界面,分别填写工…

can总线的示波器检测方法

stm32的can总线是在APB1上的,stm32f10x的主频是72Mhz,can外设时钟是36Mhz,stm32f2xx的主频是120Mhz,can外设时钟是30Mhz... STM32 APB1和APB2区别: APB2负责AD,I/O,高级TIM,串口1. APB1负责DA,USB,SPI,I2C,CAN,串口2345,普通TIM can总线电气特性做一想要从车上测出can总线上的数据还不太容易. 于是我首先使用示波器(我使用的示波器型号是TDS 220)来找出汽车上can总线的接口,…

SPI、I2C、UART三种串行总线协议的区别

第一个区别当然是名字: SPI(Serial Peripheral Interface:串行外设接口); I2C(INTER IC BUS) UART(Universal Asynchronous Receiver Transmitter:通用异步收发器) 第二,区别在电气信号线上: SPI总线由三条信号线组成:串行时钟(SCLK).串行数据输出(SDO).串行数据输入(SDI).SPI总线可以实现多个SPI设备互相连接.提供SPI串行时钟的SPI设备为SPI主机或主设备(Master),其他设…