一,概念 在数字电路设计时,无论是组合.时序,还是FPGA电路中,都需要考虑竞争冒险现象(Race and Competition). 竞争:由于信号在传输和处理过程中经过不同的逻辑门.触发器或逻辑单元时产生时差,造成信号的原变量和反变量状态改变的时刻不一致,这种现象称为竞争(Race). 冒险:由于竞争而引起电路输出信号中出现了非预期信号,产生瞬间错误的现象称为冒险(Competition).表现为输出端出现了原设计中没有的窄脉冲,常称为毛刺(Burr). 关系:有竞争不一定产生冒险,但有冒险…

前言:状态机大法好,状态机几乎可以实现一切时序逻辑电路. 有限状态机(Finite State Machine, FSM),根据状态机的输出是否与输入有关,可分为Moore型状态机和Mealy型状态机.Moore型状态机输出仅仅与现态有关和Mealy型状态机不仅与现态有关,也与输入有关,所以会受到输入的干扰,可能会产生毛刺(Glith)的现象,所以我们通常使用的是Moore型状态机. 状态机的编码,二进制编码(Binary),格雷码编码(Gray-code),独热码(One-hot).不同的编码…

1 数字IC(ASIC)设计流程: IC设计分为前端和后端.前端设计主要将HDL语言-->网表,后端设计是网表-->芯片版图. 前端主要有需求分析与架构设计.RTL设计.仿真验证.逻辑综合.STA.形式验证.后端主要包括DFT.布局规划.布线以及版图物理验证. 2 MCU结构: 它是由CPU系统.程序存储器(ROM).数据存储器(RAM).各种I/O端口.基本功能单元(定时器/计数器等)组成. 3 低功耗技术: 功耗可用公式描述:Power = KFCV^2,即功率等于常数系数*工作频率*负载…

组合逻辑与时序逻辑 组合逻辑电路:任意时刻电路输出的逻辑状态仅仅取决于当时输入的逻辑状态,而与电路过去的工作状态无关. 时序逻辑电路:任意时刻电路输出的逻辑状态不仅取决于当时输入的逻辑状态,而与电路过去的工作状态有关. 在电路的结构上,时序逻辑电路肯定包含有存储电路,而且输出一定与存储电路的状态有关. COMS与TTL电平 常用逻辑电平:12V,5V,3.3V:TTL和CMOS不可以直接互连,由于TTL是在0.3-3.6V之间,而CMOS则是有在12V的有在5V的.CMOS输出接到TTL是可以直…

1.寄存器与锁存器 锁存器:电平触发的存储单元,在有效电平时间里可以多次改变数据. 优点:    占触发器资源少,缺点是容易产生毛刺.(附上去毛刺的方法:格雷码计数器(*https://blog.csdn.net/qp314/article/details/5147695*)代替二进制码计数器,或者用D触发器同步.)  在FPGA中用的很少,因为FPGA中触发器的资源非常丰富.  寄存器:边沿触发的存储单元,在上升或下降沿数据变化,一个周期里只能变化一次.(寄存器是有DFF(D触发器)构成的,它…

类别 描述 检视规则 原理图需要进行检视,提交集体检视是需要完成自检,确保没有低级问题. 检视规则 原理图要和公司团队和可以邀请的专家一起进行检视. 检视规则 第一次原理图发出进行集体检视后所有的修改点都需要进行记录. 检视规则 正式版本的原理图在投板前需要经过经理的审判. 差分网络 原理图中差分线的网络,芯片管脚处的P和N与网络命令的P和N应该一一对应. 单网络 原理图中所有单网络需要做一一确认. 空网络 原理图中所有空网络需要做一一确认. 网格 1.原理图绘制中要确认网格设置是否一致.   …

类别 描述 检视规则 原理图需要进行检视,提交集体检视是需要完成自检,确保没有低级问题. 检视规则 原理图要和公司团队和可以邀请的专家一起进行检视. 检视规则 第一次原理图发出进行集体检视后所有的修改点都需要进行记录. 检视规则 正式版本的原理图在投板前需要经过经理的审判. 差分网络 原理图中差分线的网络,芯片管脚处的P和N与网络命令的P和N应该一一对应. 单网络 原理图中所有单网络需要做一一确认. 空网络 原理图中所有空网络需要做一一确认. 网格 1.原理图绘制中要确认网格设置是否一致.   …

嵌入式开发—C语言面试题 源地址:http://blog.csdn.net/xdx2ct1314/article/details/7358929   1. 用预处理指令#define 声明一个常数,用以表明1年中有多少秒(忽略闰年问题) #define SECONDS_PER_YEAR (60 * 60 * 24 * 365)UL 我在这想看到几件事情: 1). #define 语法的基本知识(例如:不能以分号结束,括号的使用,等等) 2). 懂得预处理器将为你计算常数表达式的值,因此,直接写出…

类别 描述 检视规则 原理图需要进行检视,提交集体检视是需要完成自检,确保没有低级问题. 检视规则 原理图要和公司团队和可以邀请的专家一起进行检视. 检视规则 第一次原理图发出进行集体检视后所有的修改点都需要进行记录. 检视规则 正式版本的原理图在投板前需要经过经理的审判. 差分网络 原理图中差分线的网络,芯片管脚处的P和N与网络命令的P和N应该一一对应. 单网络 原理图中所有单网络需要做一一确认. 空网络 原理图中所有空网络需要做一一确认. 网格 1.原理图绘制中要确认网格设置是否一致.   …

转自:http://blog.chinaunix.net/uid-9688646-id-4052595.html 是不是觉得很玄?像思念一样玄?那好,我们来看点具体的,比如935行,INIT_DELAYED_WORK().这是一张新面孔.同志们大概注意到了,在hub这个故事里,我们的讲解风格略有变化,对于那些旧的东西,对于那些在usb-storage里面讲过很多次的东西,我们不会再多提,但是对于新鲜的东西,我们会花大把的笔墨去描摹.这样做的原因很简单,男人嘛,有几个不是喜新厌旧呢,要不然也不会结…