实验现象: iCore1s 双核心板上与FPGA相连的三色LED(PCB上标示为FPGA·LED),按键按下红灯点亮,松开按键红灯熄灭. 核心源代码: module KEY( input CLK_12M, input FPGA_KEY, output FPGA_LEDR, output FPGA_LEDG, output FPGA_LEDB ); //----------------------rst_n-----------------------// //产生复位信号 reg rst_n;…

实验现象: 按键每按下一次,三色LED切换一次状态. 核心源代码: module key_ctrl( input clk_25m, input rst_n, input key, output fpga_ledr, output fpga_ledg, output fpga_ledb ); //--------------------key_in--------------------------------// ; reg key_r; :]low_cnt; :]hig_cnt; always…

实验现象: 1.先烧写ARM程序,然后烧写FPGA程序. 2.打开串口精灵,会接收到字符GINGKO. 3.通过串口精灵发送命令可以控制ARM·LED和FPGA·LED. 核心代码: int main(void) { /* USER CODE BEGIN 1 */ int i; ]; ]; /* USER CODE END 1 */ /* MCU Configuration----------------------------------------------------------*/ /…

实验现象: 三色led轮流闪烁,具体的逻辑分析仪使用教程请参考iCore3逻辑分析仪例程 核心代码: module signal_ctrl( input clk_25m, input rst_n, output fpga_ledr, output fpga_ledg, output fpga_ledb ); //--------------------cnt_led-------------------------------// reg led_clk; always @(posedge cl…

实验现象: 程序运行时,绿色led闪烁(目前,具体的乘法器调用请参考iCore3乘法器例程) 核心代码: module multiplier_ctrl( input clk_25m, input rst_n, output fpga_ledg ); //--------------------clk_10hz------------------------------// :]cnt; reg clk_10hz; always @(posedge clk_25m or negedge rst_n…

实验现象: 核心代码: int main(void) { /* USER CODE BEGIN 1 */ int i; int fsmc_read_data; ; ]; ]; char *p; /* USER CODE END 1 */ /* MCU Configuration----------------------------------------------------------*/ /* Reset of all peripherals, Initializes the Flash…

实验现象: 三色LED循环点亮. 核心源代码: module led_ctrl( input clk_25m, input rst_n, output fpga_ledr, output fpga_ledg, output fpga_ledb ); //--------------------cnt----------------------------------// reg [:]cnt; reg [:]led_cnt; always @ (posedge clk_25m or negedg…

实验现象: 打开tool-->Netlist viewer-->RTL viewer可观察各个逻辑连接 核心代码: //--------------------module_logic_gates---------------------// module logic_gates( input clk_25m, output c, output d, output e, output f, output g, output h, output i, output j, output k, ou…

实验现象:按键每按下一次,三色LED改变一次状态. 核心代码: //--------------------module_rst_n---------------------------// module state_ctrl( input clk_25m, input rst_n, input key, output fpga_ledr, output fpga_ledg, output fpga_ledb ); //--------------------key_in------------…

实验现象: 利用Quartus内部组件生成锁相环,用SignalTap II进行校验. 核心代码: module pll( input clk_25m, output clk_100m, output clk_50m, output clk_25m_out, output clk_12_5m, output clk_6_25m ); //--------------------my_pll--------------------------------// my_pll u1( .inclk0(…