前几期我们一直介绍FPGA内部资源,今天我们将用最后的篇幅来介绍剩下的内部资源部分,结束我们FPGA的前世今生.之所以起名字为FPGA前世今生,其实就是介绍一下FPGA内部资源,前世的内部结构资源就不做详细介绍,今生的内部资源我们即将介绍完成. 内嵌功能模块主要指PLL(Phase Locked Loop).DSP和CPU等软处理核(Soft Core).现在越来越丰富的内嵌功能单元,使得单片FPGA成为了系统级的设计工具,使其具备了软硬件联合设计的能力,逐步向SOC平台过渡.PLL具有的功能,…

上期介绍了关于FPGA的IOB单元,这期我们介绍一下FPGA内部的其他资源,这些都是学好FPGA的基础.不管前世的沧桑,还是后世的风光,我们都要把我现在的时光,打好基础,学好FPGA. 大多数FPGA都具有内嵌的块RAM,这大大拓展了FPGA的应用范围和灵活性.块RAM可被配置为单端口RAM.双端口RAM.以及FIFO等常用存储结构.可以根据需要改变其位宽和深度,但不得超过内嵌RAM的大小. 上图是截取部分LAB和RAM块的图,图中浅棕色的小格即为RAM块. 上图为CYCLONE IV 144P…

本文设计方式采用明德扬至简设计法.利用FPGA来完成显示功能不是个很理想的方式,当显示任务比较复杂,要通过各种算法显示波形或者特定图形时,当然要用单片机通过C语言完成这类流程控制复杂,又对时序要求不高的任务(这也坚定了我学习SOPC的决心).但要驱动如LCD1602/LCD12864打印字符,显示系统工作状态还是比较方便的. 数字系统内部均为二进制比特信息,而打印字符需要先将其转换成BCD码,并进一步转为ASCII字符才能正常显示.这一简单算法的软件实现非常简单,但要是用硬件逻辑完成其中多个乘除…

关于FPGA,我想做硬件的或多或少都听过.从上世纪80年代算来,FPGA已走过了30多个年头.我们以FPGA两大生产厂商,两大巨头之一的INTEL(altera)公司的FPGA为例,为大家逐步介绍FPGA的前世今生. FPGA(Field-Programmable Gate Array),直译为现场可编程门阵列.是在PAL.GAL.CPLD等可编程器件的基础上进一步发展而来的.作为专用集成电路(ASIC)领域中的一种半定制电路出现,即解决定制电路的不足,又克服了原有可编程电路数有限的缺点. AL…

上期我们介绍了关于FPGA内部最基本的结构,在quartus下可以看到整体的结构. 这是在平面规划图下看到的结构,其中蓝色的小格代表一个LAB.四周边上浅棕色的小格代表IO口. 这是一个LAB的内部结构,其中蓝色小格和红色小格就是一个LE,一个LAB有16个LE组成. 从上图可以看到,一个LE包含一个4输入的LUT,一个进位逻辑和一个输出寄存器. 接下来我们介绍一下FPGA与外部通信的接口,IO口.FPGA内部有丰富的资源,一个很重要的资源就是可编程输入输出单元(IOB).是芯片与外界电路的接口…

状态机分类: 通常, 状态机的状态数量有限, 称为有限状态机(FSM) .由于状态机所有触发器的时钟由同一脉冲边沿触发, 故也称之为同步状态机. 根据状态机的输出信号是否与电路的输入有关分为 Mealy 型状态机和 Moore 型状态机. Mealy 型状态机: 电路的输出信号不仅与电路当前状态有关, 还与电路的输入有关. Moore 型状态机:    电路的输出仅仅与各触发器的状态, 不受电路输入信号影响或无输入. 三段式状态机的一般结构:   1)利用参数定义语句 parameter 描述状…

欢迎大家关注我的微信公众账号,支持程序媛写出更多优秀的文章 Verilog中总共有十九种数据类型,我们先介绍四个最基本的数据类型,他们是: reg型.wire型.integer型.parameter型 1 常量 1.1 数字integer 整数:b二进制   d十进制   h十六进制   o八进制 表达方式:<位宽=default><进制=d><数字> Eg. 8‘b10100100,2'h0a3,3'o455,4’d2435 注意,当仅有位宽被忽略时,即'b, 'd,…

1.   偏移约束的作用 偏移约束(Offset Constraint)用来定义一个外部时钟引脚(Pad)和数据输入输出引脚之间的时序关系,这种时序关系也被称为器件上的Pad-to-Setup或Clock-to-Out路径.这些约束对与外部元器件相连的接口十分重要,在这里,需要解释两个术语: Pad-to-Setup:也被称为OFFSET IN BEFORE约束,是用来保证外部输入时钟和外部输入数据的时序满足FPGA内部触发器的建立时间要求的.如下图TIN_BEFORE约束使得FPGA在进行DA…

1      涉及术语解释 1.1     三模冗余 三模冗余系统简称TMR(Triple Modular Redundancy),是最常用的一种容错设计技术．三个模块同时执行相同的操作,以多数相同的输出作为表决系统的正确输出,通常称为三取二．三个模块中只要不同时出现两个相同的错误,就能掩蔽掉故障模块的错误,保证系统正确的输出．由于三个模块是互相独立的,两个模块同时出现错误是极小概率事件,故可以大大提高系统的可信性. 1.2     Single-Event Upset,SEU Single-E…

ZYNQ中断分为3类: SGI(Software Generated Interrupts)软件中断 PPI(Private Peripheral Interrupts)私有外设中断 SPI(Shared Peripheral Interrupts)共享外设中断 1.SGI软件中断 16个,中断号:0-15.通过向ICDSGIR寄存器写入SGI中断号.CPU ID,来产生一个软件中断:通过读ICCIAR寄存器或者向ICDICPR寄存器相应的比特位写1,可以清除中断.所有的SGI为边沿触发. 2.…