Technorati 标签: Makefile 基本知识   最常见的书写方式: CC = gcc LD = ld STRIP = strip CFLAGS := -Os -static -DEZ_OS_LINUX CLFLAGS := -Os -static all: main EXEC = main OBJS = main.o mytool1.o mytool2.o INCS = mytool1.h mytool2.h all: $(EXEC) $(EXEC): $(OBJS) $(CC)…

一.Makefile里有什么? Makefile里主要包含了五个东西:显式规则.隐晦规则.变量定义.文件指示和注释. 1.显式规则.显式规则说明了,如何生成一个或多的的目标文件.这是由Makefile的书写者明显指出,要生成的文件,文件的依赖文件,生成的命令. 2.隐晦规则.由于我们的make有自动推导的功能,所以隐晦的规则可以让我们比较粗糙地简略地书写Makefile,这是由make所支持的. 3.变量的定义.在Makefile中我们要定义一系列的变量,变量一般都是字符串,这个有点你C语言中的…

目录 Makefile Makefile规则与示例 为什么需要Makefile Makefile样式 先介绍Makefile的两个函数 完善Makefile 通用Makefile的使用 通用的Makefile解释 零星知识点 make命令的使用 即时变量与临时变量 变量的导出(export) Makefile中的shell Makefile中放置第一个命令 假想目标 小知识 常用函数 *通用Makefile设计思想 一个通用Makefile 本程序的Makefile分为3类: 源码(注释版) M…

1. Makefile的编写: 1>. makefile的命名 1. makefile 2. Makefile 2>. makefile中的规则 三部分: 目标(app):依赖(main.c a.c b.c) 命令(gcc main.c a.c b.c -o app) gcc main.c a.c b.c -o app 执行 make 命令, 就会按照makefile中编写的规则编译整个项目 在makefile文件中可以有一个或多个规则 第一版本:  app:main.c sub.c mul.…

$@    目标文件名 $< 第一个依赖文件名 $^ 规则所有依赖文件列表 如果不想让执行语句被打印出来,就在语句前面加上@符号 模式规则 %.o:%.c 后缀规则 .c.o 生成单进程的Makefile PHONY:clean OBJECTS = main.o add.o sub.oCFLAGS = -Wall -gCC = gcc app:$(OBJECTS) $(CC) $(CFLAGS) $^ -o $@ %.o:%.c$(CC) $(CFLAGS) -c $< -o $@ clean…

makefile的知识点应该很多,看网上的很多教程就能看出来,长的可以写一本书.记录一下自己用的一个简单的makefile, 方便以后查找. 先看一下程序的目录结构: [root@localhost Exception]# tree ../Exception/ ../Exception/ ├── build ├── include │   └── exception.h ├── lib ├── Makefile ├── src │   ├── exception.cpp │   └── Make…

kernel build:顶层Makefile:-->1. include build/main.mk    -->2. include build/kernel.mk         kernel/arch/arm/configs/prima2cb_defconfig                CONFIG_GPS_SIRFSOC=m            CONFIG_TRIG_SIRFSOC=m -->3. vi kernel/driver/char/Makefile obj-…

内核源码树的目录下都有两个文档Kconfig (2.4版本是Config.in)和Makefile.分布到各目录的Kconfig构成了一个分布式的内核配置数据库,每个Kconfig分别描述了所属目录源文档相关的内核配置菜单.在内核配置make menuconfig时,从Kconfig中读出菜单,用户选择后保存到.config的内核配置文档中.在内核编译时,主Makefile调用这个.config,就知道了用户的选择. 上面的内容说明了,Kconfig就是对应着内核的配置菜单.假如要想添加新的驱动…

(1)makefile 中,出现$$(M) 是什么意思,发现还是看实际的Makefile长知识啊 在makefile中,会经常使用shell命令,也经常见到$var 和 $$var的情况,有什么区别呢,区别大了.不要认为在makefile的规则的命令行中使用$var就是将makefile的变量和shell共享了,这里仅仅是读取makefile的变量然后扩展开,将其值作为参数传给了一个shell命令.而$$var是在访问一个shell命令内定义的变量,而非makefile的变量.此外,如果某规则有…

原文网址:http://blog.csdn.net/nxh_love/article/details/11846861 最新在做Sensor驱动移植的时候,发现了Android driver 中有Kconfig,Makefile文件.在查看编译后的文件时,又发现还存在.config文件.自己对这几个文件不明白,用度娘来整理下网友对这几个文件的理解. 分布在各目录下的Kconfig构成了一个分布式的内核配置数据库,每个Kconfig分别描述了所属目录源文件相关的内核配置菜单.在内核配置make m…