同步复位 always @ (posedge clk) ....... 异步复位 always @ (posedge clk or negedge rst_n) ....... 异步复位和同步复位的优缺点 http://blog.csdn.net/yanghe11234/article/details/14055473 模块的输入是wire型 但是模块输出既可以是wire 没有声明位宽的信号是1bite位宽 assign 赋值语句用来描述简单的逻辑电路 当语句发生变化时 assign语句会马上给…