这是寄存器模型的顶层 //------------------------------------------------------------------------ // Class: uvm_reg_block // // Block abstraction base class // // A block represents a design hierarchy. It can contain registers, // register files, memories and su…

寄存器模型 uvm_reg_sequence是UVM自带所有register sequence 的基类. 该类包含model, adapter, reg_seqr(uvm_sequencer). 感觉寄存器模型是个小的UVM系统.有自己uvm_reg_item, uvm_reg_sequence,reg_seqr, uvm_reg_adapter 是用来将寄存器的transaction 和 physical bus transaction之间的转化 //---------------------…

对于一个复杂设计,寄存器模型要能够模拟任意数量的寄存器域操作.UVM提供标准的基类库,UVM的寄存器模型来自于继承自VMM的RAL(Register Abstract Layer),现在可以先将寄存器模型进行XML建模,再通过脚本工具直接生产寄存器模型.首先来看看uvm_reg_model的代码,该文件用来保存Register Layer的全局变量和文件include. //-------------------------------------------------------------…

这是寄存器模型类中唯一派生自uvm_component的类,我们的寄存器模式需要实时,以最接近的方式知道DUT中寄存器的变化,uvm_reg_predictor就是为这个而生的. // TITLE: Explicit Register Predictor //------------------------------------------------------------------------------ // // The <uvm_reg_predictor> class defi…

当你完成寄存器模型的时候,你就会想到给后来的人一个接口,给他更多的扩展,让他做更多的事,一般而言,只有做VIP时,会想到做callbacks. typedef class uvm_reg; typedef class uvm_mem; typedef class uvm_reg_backdoor; //------------------------------------------------------------------------------ // Title: Register…

uvm_reg_item 扩展自uvm_sequence_item,也就说寄存器模型定义了transaction item. adapter 的作用是把这uvm_reg_item转换成uvm_sequence_item,再经由uvm_sequencer发送个uvm_driver,最终在总线上传输. //------------------------------------------------------------------------------ // Title: Generic R…

文件: src/marcos/uvm_reg_defines 类: 无 该文件是寄存器模型src/reg/* 文件对于的宏文件,主要定义了寄存器地址位宽,寄存器数据位宽,字节的大小.计算机从最初的8,发展到16bit(过度阶段), 到32bit, 目前的主流是64bit(AMD 烧起来64位计算机的这把火). //------------------------ // File: Register Defines //------------------------ // Macro: `UVM…

0. 引言 在UVM支持的寄存器操作中,有get.update.mirror.write等等一些方法,在这里整理一下他们的用法. 寄存器模型中的寄存器值应该与DUT保持同步,但是由于DUT的值是实时更新的,所以寄存器模型并不能实时知道这种更新,在寄存器模型中专门有个值来尽可能与DUT中寄存器的值保持一致,叫镜像值(mirrorred value).寄存器模型中还有一个值叫期望值(respected value),这个值保存我们希望写入寄存器的值.比如希望向DUT某个寄存器写入'h1,用set函数…

OSI模型,即开放式通信系统互联参考模型(Open System Interconnection,OSI/RM,Open Systems Interconnection Reference Model),是国际标准化组织(ISO)提出的一个试图使各种计算机在世界范围内互连为网络的标准框架,简称OSI. OSI/RM协议是由ISO(国际标准化组织)制定的,它有三个基本的功能:提供给开发者一个必须的.通用的概念以便开发完善.可以用来解释连接不同系统的框架. OSI将计算机网络体系结构(archite…

有了uvm_reg_field, uvm_reg, uvm_block, 也许我们需要跟大的uvm_file,这就是传说中的寄存器堆. // // CLASS: uvm_reg_file // Register file abstraction base class // // A register file is a collection of register files and registers // used to create regular repeated structures.…