高电平复位电路图 V0 为电容上的初始电压值:V1 为电容最终可充到或放到的电压值:Vt 为t时刻电容上的电压值.则,    Vt="V0"+(V1-V0)* [1-exp(-t/RC)]或,    t = RC*Ln[(V1-V0)/(V1-Vt)] 一般电容充电时间取t=RC, 若R=10kΩ,C=10uF,则t=100ms.…

scenario 定义中包括 Mode.Corner.RC 其中 Corner (PVT)用于计算 cell delay 而 RC 用于计算 net delay 本文简要介绍如何使用 RC 参数来计算 net delay 值 下图是绕线模型示意图: 1.  每条绕线上存在线电阻 R ,计算公式如下: 其中ρ为电阻率,W*T为截面积,L为绕线长度(单位长度 L=1) 所以绕线宽度 W 或者厚度 T 增加都会使得线电阻减小 2. 同层相邻两条绕线之间存在耦合电容,耦合电容计算公式如下 其中ξ 为介电…

随着交流机会的增多(集中在金融行业,规模都在各自领域数一数二),发现大家对 Docker + Kubernetes 的接受程度超乎想象, 并极有兴趣将这套架构应用到 RDS 领域.数据库服务的需求可以简化为:实现数据零丢失的前提下,提供可接受的服务能力.因此存储架构的选型至关重要.到底是选择计算存储分离还是本地存储?本文就这个问题,从以下几点展开: 回顾:计算存储分离, 本地存储优缺点 MySQL 基于本地存储实现数据零丢失 性能对比 基于 Docker + Kubernetes 的实现 来分享…

上一篇博客已经给出了整个视频板卡架构,那么对于USB接口部分需要着重理解和学习. 对于目前来说,若是利用FPGA去模拟USB2.0内核,难度还是挺大的,整个状态的收发都不好控制.现在目前都在使用桥接芯片作为一个核心控制器,内部集成USB驱动.状态控制.GPIF.FIFO等,可以轻松实现相应功能.USB2.0桥接芯片有台湾的FT232H,FT2232H,还有南京沁恒的CH372B或者CH375等,还有Cypress公司的CY7C68013,笔者打算采用CY7C68013来进行USB2.0的开发.…

点击打开链接 高通8064 8974 8926等pm芯片都集成了电量计,估计后续芯片都会一直存在,现在许多项目UI状态栏电池都有百分比显示,所以需要深入分析BMS有助于解决电量方面的BUG. 一: SOC(荷电状态)计算方法 名词: FCC  Full-charge capacity UC     Remaining capacityCC     Coulumb counter    UUC  Unusable capacityRUC   Remaining usable capacity //…

对于FPGA内部的复位,之前一直比较迷,这两天仔细研究官方数据手册,解开了心中的诸多疑惑,感觉自己又进步了呢..... 原创不易,转载请转原文,注明出处,谢谢.   一.关于POR(Power-On Reset ) FPGA在上电工作时,会先进入复位模式,将所有RAM位清除,并通过内部弱上拉电阻将用户I/O置为三态.接着依次完成 配置.初始化工作,如果这一切都顺利,就进入用户模式,FPGA会根据用户所编写的时序逻辑开始工作. 二.FPGA上电工作过程详解 从第一条我们知道,FPGA从上电到进入用…

温馨提示:使用PC端浏览器阅读可获得最佳体验 阅读本文时,请时不时就对照参考图看一下. 什么是overview? 如果你有使用过3D模型制作工具,例如3dsMax等等,在编辑模型时这些软件通常会展示四个视图: 前视图 左视图 顶视图 透视图 overview类似与顶视图. HL引擎可以给任意一张地图生成overview,为了生成overview,你需要加上 -dev 参数来启动游戏,进入任意一张地图,然后在控制台输入 dev_overview 1 即可. 你会看到游戏画面变成了类似上图这样,这正…

学习FPGA,多多少少应该要懂得硬件电路的设计,这样不单单增加了自己的技能,而且还能够对FPGA的硬件实现有更好的了解. 1 模块划分 对于一个基本的FPGA硬件平台,常用的几个电路部分:(1)电源电路:(2)复位电路:(3)时钟电路:(4)外设电路:(5)配置电路.如图2.1所示. 图2.1 常用电路模块 1.1电源电路 电源电路是FPGA的核心,是“心脏”,若是电源电路设计的不合理,很可能导致整个系统的溃败,不能正常运行或者失败.对于FPGA来说,基本上包括三类电压:(1)核心电压:(2)I…

MAC IP核的主要作用是:实现数据链路层协议,分为TX方向与RX方向,TX方向实现的是在原包文的前面加上7个55和1个D5,RX方向则相反.在使用这个 MAC IP核之前,首先确认下自己使用的网卡是支持千兆网卡还是百兆网卡,我自己的电脑是百兆网卡,百兆网卡只支持百兆速率的传输,要按照百兆网卡进行管脚配置. (1)进行管脚配置: 根据数据手册P54.P55进行硬件管脚引出: 千兆网连接模式 千兆网的PHY芯片数据接收与发送管脚txd与rxd均是8bit,需要用pll倍频125M给PHY芯片的gt…

最大时钟(指的是system clock):外部晶振24MHz,内部高速RC16MHz 三个时钟源:外部晶振.内部高速RC(上电默认) +内部低速RC 几个时钟:master clock(即sytem clock),fcpu,外设时钟.AWU时钟 调用库函数中CLK_ClockSwitchConfig,参考库函数clk_clockselection,但是分频还得进一步设置 上电默认:内部高速RC,HSIDIV=/8,CPUDIV=/1,外部时钟全使能,查看相关寄存器的Reset value…