实验现象: 打开tool-->Netlist viewer-->RTL viewer可观察各个逻辑连接 核心代码: //-----------------Module_logic_gates---------------// module logic_gates( input CLK_12M, output c, output d, output e, output f, output g, output h, output i, output j, output k, output l );…