前言 quartus和modelsim联调对仿真还是很方便的,当然最好是quartus干综合到烧录的活,modelsim单独仿真.而且ae版的性能比se版差. 流程: 1.配置modelsim ae路径: 我这里是这个路径,根据你自己安装的地方配置路径. 2.打开一个工程并编译通过,写好tb文件.配置仿真条件: 工具名称选择ae版,第二项根据语言选择verilog,第三项根据tb中的timescale选择ns. 打开test bench 选项卡: 打开new: test bench name可以…

前言 装逼使用 流程 安装modelsim: 1.modelsim ae在linux下是32位的,对于64位系统需要安装32位库:yum install xulrunner.i686 2.给予权限:   chmod +x modelsim....run文件 3.运行: ./modelsim....run文件 安装quartus: 1.给予权限:   chmod +x quartus....run文件 2.运行: ./quartus....run文件 3.破解:破解 libgcl_afcq.so…

前言 当一个工程反复修改的时候,可能有时候源代码没有更改,为了加快编译速度可以配置quartus一些选项.当然,初次编译的速度是否会提升,未验证.更高级的设计分区以及逻辑锁区提升速度,以后阐述. 流程: 1.打开setting选项: 2.选择编译流程设置: 选择第二项使用全部可用处理器的核,打勾智能编译.谁用谁知道. 以上.…

前言 组合逻辑always块中向量敏感表不全导致的警告. 流程 1.对于如下代码块: always @(nstate /*or master_din or master_dout_reg*/) begin //initial; master_din_reg = ; master_dout = ; cs = 'b0; wr_done = 'b0; rd_done = 'b0; sck_en = 'b0; case (nstate) IDEL: begin cs = 'b1; wr_done = '…

Quartus II 15.0 使用 ModelSim SE-64 2019.2 软件进行仿真 ModelSim 仿真 Verilog HDL 时需要编写一个 TestBench 仿真文件,通过仿真文件提供激励信号.可以简单的理解成信号发生器,给我们的代码提供模拟时钟信号.因此编写 TestBench 仿真文件是仿真过程中的一个重要步骤. Quartus II 15.0自身是不提供仿真功能的,但是可以用 Quartus II 15.0 创建 TestBench 仿真文件模板,而我们稍微修改一下这…

前段时间看到网上有人在使用debussy软件对Verilog代码进行调试,而且都称赞其是多么的好用,看着很是馋人,说吧,现在用的是quartus与modelsim的联调,似乎还是可以的,但就是每次稍微改一下代码,想要添加一些输出信号的时候,又得改很多地方,而且仿真时间也越来越长,尤其是现在自己做的设计是越来越大,想着这个没接触过的debussy软件究竟怎么个好法,能不能解决我的这些问题呢?不管怎样,试一试就知道了,但每次安装软件的时候,就要破解啊什么的,找各种资料,很是麻烦,但是我的好奇心呢又迫…

quartus ii 10.0后就没有自带的仿真软件,每次写完一个VerilogHDL都想简单仿真一下,结果发现没有了自带仿真软件.这时候就需要第三方仿真软件ModelSim 10.1 SE. Quartus ii安装与破解 1.下载Quartus ii 和Quartus ii 破解补丁.下载地址找百度,百度不到就到官网注册下载. 2.首先,安装quartus ii .next-->next-->finish.64位系统安装64位的,32位的装32位的,还有一个问题就是quartus ii 1…

  Quartus II可以用中文了 我们都知道高版本的quartus里面不支持中文,就连最新版的10.0也不支持,还好找到了一种方法,和大家分享一下: 具体步骤:quartus ——tools——options 找到text editor 我们可以在右侧选择alternate text editor 选中,quartus会出现一个提示,接下来浏览选中其他的编辑器,比如Notepad++.Ultraedit.UEStudio.source insight(这些软件都支持verilog,不过需要下…

转自 http://blog.sina.com.cn/s/blog_6d5560f00102vax6.html Quartus II 中的文本编辑软件不好用,比较习惯与UE(Uedit32/ultraedit).但是Quartus中option中调用UE的命令行默认值是错误的.应该是 "D:\Program Files (x86)\IDM Computer Solutions\UltraEdit\Uedit32.exe" %f-l%l 注:命令行参数缺少了个"-l"…

FPGA下载的三种方式:主动配置方式(AS)和被动配置方式(PS)和最常用的(JTAG)配置方式: AS由FPGA器件引导配置操作过程,它控制着外部存储器和初始化过程,EPCS系列.如EPCS1,EPCS4配置器件专供AS模式,目前只支持 Cyclone系列.使用Altera串行配置器件来完成.Cyclone期间处于主动地位,配置期间处于从属地位.配置数据通过DATA0引脚送入 FPGA.配置数据被同步在DCLK输入上,1个时钟周期传送1位数据. PS则由外部计算机或控制器控制配置过程.通过加强…