MCUXpresso IDE开发环境有一个主要的功能:支持LPC-Link2仿真调试器.通过这种方式,对于基于ARM的电路板,我可以使用这个功能强大的仿真调试器来调试.在NXP的众多LPCXpresso开发板上都有该LPC-Link2电路.那么为什么不用它来调试自制硬件? 概述 本文主要介绍如何使用LPCXpresso V2/V3开发板的LPC-Link-2电路来调试另一个电路板.您需要: ■    LPCXpresso V2 / V3开发板,例如LPCXpresso54102 ■    10针…

前言 为了能使用板载的FreeLink调试器来调试RISC-V内核,我们需要把默认的CMSIC-DAP固件,升级为JLink固件,固件升级之后,通过选择使用不同的驱动程序,来支持ARM内核还是RISC-V内核调试. 准备工作 磨刀不误砍柴工,在进行固件升级之前,请确保准备好以下工具: 固件升级工具LPCScrypt_installer_2.1.0_842.exe openocd调试软件(包含驱动升级工具) 一根Micro USB数据线 一个跳线帽 升级操作 如果以上工具都准备好了,升级操作非常简…

一.开发板样式和资源 找官网的商务申请了一块开发板,打算试一下串口打印程序测试,发现网上关于这个板子的相关资料特别少,为方便后来人,就顺便记录一下,板子资源如下图所示. 板子芯片的引脚排布图 二.使用的WCH-Link下载器 下载器原理图 三.下载器与开发板连接图 下载器支持串口测试,可以将下载器的串口与开发板的串口一进行相连,同时下载和串口调试. 四.使用的MounRiver Studio编译器新建例程 点击NEW-MounRiveProject,按图示选择. 编译 CH32V103数据手册:…

开发板:Xilinx K7 KC705 软件:ISE14.7 1.由于应用需求,我们要将开发板作为主机端,通过PCIe接口转接板外接一个NVMe PCIe SSD.并由FPGA控制SSD的数据读写. 因此我们例化生成了一个作为主机端的 PCIe IP核. 类型选择为Root Complex 这里我们将可设置的几项配置成抓取到的PCIe NVMe SSD的内部相应参数. 生成pcie核之后,在其目录下将example文件夹中的例程导入ISE中. 阅读其ucf文件,发现其中并没有约束sys_clk_…

因为: 硬件 norflash 有寿命,所以尽量少用,而且自己也不会把 程序在 KEIL中从SDRAM 中调试,不会设置.所以采取软件虚拟的方法调试. 主要修改一下几部分: 1.  ledcircle.sct 文件 ; ************************************************************* ; *** Scatter-Loading Description File generated by uVision *** ; ************…

1.uboot没换 2.内核网络不对,其它的正常, sudo apt-get install libncurses5-dev sudo apt-get install u-boot-tools 3.根文件系统可以正常使用…

1.http://www.360doc.com/content/13/1205/13/7256015_334661588.shtml…

本文将主要介绍如何使用Visual Studio和VisualGDB为LPC1549 LPCXpresso开发板创建一个使用mbed框架的基础项目. LPC1549 LPCXpresso开发板载一个LPC-Link调试器,可用于调试板载的固件. 为了能够从VisualGDB调试该开发板,我们将从Segger下载并安装一个特殊的固件,使其与Segger J-Link软件和VisualGDB兼容. 1.  在开始之前,请先从恩智浦网站下载并安装LPCScrypt软件. 2.  将LPCXpresso…

在PC上可以开发Linux驱动,重新编译成ARM架构的Linux驱动模块,但最后还是要在开发板上进行测试.目前最流行的是基于三星S3C6410 ARM11架构的开发板,很多厂商在其基础上进行了扩展,开发了扩展板. 下面对S3C6410开发板进行简单的介绍:三星S3C6410是一款低功耗.高性价比的RISC精简指令集系统的处理器,基于ARM11内核,可用于移动电话和通用处理等领域.它为通信服务提供了优化的硬件性能,内置强大的硬件加速器,有运动视频处理.音频处理.2D加速.显示处理和缩放等,还集成了…

前言 织女星开发板是OPEN-ISA社区为中国大陆地区定制的一款体积小.功耗超低和功能丰富的 RISC-V评估开发板,基于NXP半导体四核异构RV32M1主控芯片. 两个RISC-V核:RI5CY + ZERO_RISCY. 两个ARM核: Cortex-M4F + Cortex-M0+ . 4个核被分为两个子系统,大核CM4F/RI5CY和小核CM0+/ZERO-RISCY,片上集成1.25 MB Flash .384 KB SRAM,其中1 MB的Flash被大核所使用,起始地址0x0000…