kingst.cnblogs.com 各种应用需要的接口不同: 做数字信号处理的,需要有AD/DA, 做图像处理,需要有图像接口.如果是通信的,需要有通信的接口,例如PCI/LVDS等.... 然后根据这些性能指标去选择.现在Altera和Xilinx芯片都高低搭配,  如果钱多,就选高端芯片,钱少,选低端芯片. 不是一款开发板就能满足所有需求. 一般CycloneII的就行了,个人觉得弄个(核心板+外围)比较好!集成到一起的我觉得只是为了学习程序!分开的对于学习软件硬件都比较好! 1.若你不买…

还在使用FPGA开发环境自带的代码编辑器?还在逐个字母敲击冗长重复的代码?明德扬至简设计法让你快速提高代码编写效率!利用GVIM这一高效的编辑工具并添加自定义模板,通过简短的脚本命令即可自动生成所有常用的逻辑块. 先来说说WIN系统下VIVADO和quartusII绑定GVIM作为默认代码编辑器的方法: 1 VIVADO:IDE上方主菜单栏Tools ->Options ,选择General项,点击Text Editor右侧"..."按钮.在弹出的Custom Editor De…

点击标题即可进入相关随笔. DE-SOC开发板VrilogHDL开发相关部分: (本过程需要Verilog HDL 的基本语言基础) 1.FPGA的发展史及FPGA 的基础架构 2.首先看一下友晶DE-SOC开发板的user manual 3.用VerilogHDL设计一个与门逻辑,并进行前仿和后仿 4.点亮一个LED灯 5.3-8 译码器的设计 6.计数器设计与应用 7.利用IP核设计高性能的计数器 8.设计一个BCD码计数器. 9.用一个例子来学习阻塞赋值和非阻塞赋值 10.状态机的设计实例…

Xilinx FPGA开发环境vivado使用流程 1.启动vivado 2016.1 2.选择Create New Project 3.指定工程名字和工程存放目录 4.选择RTL Project 5.选择FPGA设备 6.工程创建完成后 7.开始编写verilog代码 第一步:点击Add Sources按钮 第二步:选择add or create design sources按钮,即添加设计文件 第三步:选择create file 文件新建完成后: 此时可以定义I/O端口,我们选择自己在程序中…

友晶科技推出的DE2-115 FPGA开发板,有时候莫名奇妙,无法烧写或者固化程序.利用JTAG 向DE2-115开发板烧写.sof文件失败,并提示以下错误,如图1和图2所示 图1 图2 解决方法:只要FPGA的JTAG相关引脚没有烧坏,将DE2-115开发板的拨码开关SW19由PROG拨到RUN,就可以烧写程序了,SW19具体位置如图3和4所示. 图3 图4…

要知道,要把一件事情做好,不管是做哪们技术还是办什么手续,明白这个事情的流程非常关键,它决定了这件事情的顺利进行与否.同样,我们学习FPGA开发数字系统这个技术,先撇开使用这个技术的基础编程语言的具体语法.使用工具和使用技巧不谈,咱先来弄清楚FPGA的开发流程是什么. FPGA的开发流程是遵循着ASIC的开发流程发展的,发展到目前为止,FPGA的开发流程总体按照图1进行,有些步骤可能由于其在当前项目中的条件的宽度的允许,可以免去,比如静态仿真过程,这样来达到项目时间上的优势.但是,大部分的流程步…

0. ILA概述在FPGA开发中,当我们写完代码,进行仿真,确定设计没有问题后,下载到硬件上一般都能按照我们的设计意愿执行相应功能.但这也并非绝对的,有时候你会遇到一些突然情况,比如时序问题或者仿真时我没有考虑到某种情况,但实际中它确实存在的,这就会造成功能上的错误了.也有时候你的设计似乎你没法进行仿真或者做起来很费劲,比如设计一个SDRAM或者DDR控制器,让你相应写一个SDRAM或者DDR之类的模型进行仿真,这时候是不是就很为难了哈哈. 所以在很多时候,一个FPGA工程师应该学会使用在线调试…

需求说明:Verilog设计 内容       :FPGA开发基本流程及注意事项 来自       :时间的诗 原文来自:http://www.dzsc.com/data/2015-3-16/108011.html 要知道,要把一件事情做好,不管是做哪们技术还是办什么手续,明白这个事情的流程非常关键,它决定了这件事情的顺利进行与否.同样,我们学习FPGA开发数字系统这个技术,先撇开使用这个技术的基础编程语言的具体语法.使用工具和使用技巧不谈,咱先来弄清楚FPGA的开发流程是什么. FPGA的开发…

FPGA 的详细开发流程就是利用 EDA 开发工具对 FPGA 芯片进行开发的过程. FPGA 的详细开发流程如下所示,主要包括电路设计.设计输入.综合(优化).布局布线(实现与优化).编程配置五大步骤,其中,还有功能仿真.静态仿真.时序仿真三大仿真,以及综合约束.布局布线约束(包括位置约束和时序约束)两大约束等等. 1.电路设计(FPGA Design) 在电路设计之前,首先要进行的是算法的设计与验证(在 Python 或 Matalb 中完成)(至于算法是怎么来的,一般是根据市场需求来开发的…

买到一块 FPGA 开发板,你如何入手呢? 根据博主的经验,你可以通过如下途径来学习: 1.如果你是淘宝上买的,那么可以在淘宝上搜索你的开发板(一般 FPGA 开发板生厂商在淘宝上卖都会附带教程,如米联客和黑金),然后获取教程. 2.比较正式的学习 FPGA 还是在官网上查资料学习比较好,比如 Xilinx 和 Altera官网.且官网上资料也很多,更有利于学习,一般推荐这个(缺点就是不是那么好找资料,要花费一些时间). 3.博客. 4.咨询身边用过该板子的同学和导师. 大家如果还有什么更好的途…

在第一个独立开发的FPGA项目中,使用了Altera平台的三速以太网IP,工作在100M模式下,外部输入的PHY时钟频率为25MHz. 由于在前期没有注意这个外部输入的时钟,导致最后不得不在板子上飞线,完成以太网的调试.这篇文章主要讲讲在做FPGA开发的时候,如何考虑时钟资源的评估!? 1 .使用的时钟频率和相位变化范围?是用DCM还是PLL? 2.设计中使用到的IP核需要多种时钟域吗?用到了多时钟,它们在期间上怎么选择和分布? FPGA上时钟资源有全局时钟资源,水平时钟资源.垂直时钟资源,区域…

欢迎大家关注我的微信公众账号,支持程序媛写出更多优秀的文章 FPGA的开发流程是遵循着ASIC的开发流程发展的,发展到目前为止,FPGA的开发流程总体按照下图进行,有些步骤可能由于其在当前项目中的条件的宽度的允许,可以免去,比如静态仿真过程,这样来达到项目时间上的优势.但是,大部分的流程步骤还是需要我们循规蹈矩的去做,因为这些步骤的输入是上一个步骤的结果,输出是下一个步骤的输入的关系,这样的步骤就必不可少了. 软件开发步骤       :    输入.    编译.   链接.        执…

一.Xilinx(全球FPGA市场份额最大的公司,其发展动态往往也代表着整个FPGA行业的动态) (1) Xilinx官方软件下载地址链接: https://china.xilinx.com/support/download.html (2) Xilinx官方分析.综合工具 + 第三方仿真工具 + 第三方代码编辑器 套餐1:ISE_14.7 + ModelSim_SE_10.5(及以上版本) + Notepad++/UltraEdit 套餐2:ISE_14.7 (Win10特别版) + Mode…

以下内容均以Xilinx的Nexys3作为开发板   1.PS/2键盘简介 虽然Nexys3开发板是利用USB接口搭载键盘,但是其原理与PS/2键盘完全相同,现在就仅以PS/2键盘为例讲解如何将键盘搭载在开发板上.代码程序均在Nexys3上经过测试. PS/2标准键盘使用6个接口,各个接口定义如下:   1:DATA,数据信号 2:N.C.,不连接 3:GND,地 4:VCC,+5V电源 5:CLK,时钟 6:N.C.,不连接 而对于USB键盘,有用的接口只有两个CLK以及DATA,同时需要+5…

以下内容均以Xilinx的Nexys3作为开发板 1. UART简介 UART(即Universal Asynchronous Receiver Transmitter 通用异步收发器)是广泛使用的串行数据传输协议.UART允许在串行链路上进行全双工的通信.  串行外设用到RS232-C异步串行接口,一般采用专用的集成电路即UART实现.如8250.8251.NS16450等芯片都是常见的UART器件,这类芯片已经相当复杂,有的含有许多辅助的模块(如FIFO),有时我们不需要使用完整的UART的…

至芯FPGA培训中心-1天FPGA设计集训(赠送开发板) 开课时间2014年5月3日 课程介绍 FPGA设计初级培训班是针对于FPGA设计技术初学者的课程.课程不仅是对FPGA结构资源和设计流程的描述,更重要的是对FPGA结构资源.设计流程和设计工具的归纳.总结与升华,让学习者能够透过表面现象看到FPGA设计技术的实质,通过FPGA培训初级研修班学习者会更快速进入FPGA设计领域,进而为掌握FPGA高级设计技术打下基础. 课程对象 本FPGA设计培训课程适合于使用FPGA器件进行科研和产品开发的…

小梅哥编写,未经许可,严禁用于任何商业用途 2018年7月2日星期一  soc fpga的烧写和固化方式与传统的纯fpga固化方式即存在形式上的相同,也存在细节上的差异,特整理此文. AC501-SoC开发板在上电时能够根据启动设置开关的设置,选择从EPCS或者HPS中启动.具体是通过EPCS还是HPS启动,由一个6位拨码开关通过设置不同的值来决定. 配置方式 MSEL0~4 MSEL5 描述 AS 10010 未使用 FPGA从EPCS配置 FPPx32/ Compression Enable…

多数FPGA开发者都习惯图形化界面(GUI).GUI方式简单易学,为小项目提供了一键式流程.然而,随着FPGA项目越来越复杂,在很多情况下GUI工具就阻碍了工作效率.因为GUI工具不能对整个开发过程提供足够的灵活性和控制.另一方,GUI工具本身会占用很大一部CPU资源和内存. 脚本语言的选择 在IC和FPGA的最常用的是TCL,Perl以及Shell.除此之外,还有可能用到其他的脚本语言.比如,Xilinx工具脚本语言还有Ruby和Python. TCL 顾名思义,Tool Command La…

XPS:Xilinx Platform Studio,平台工作室.用于嵌入式处理器硬件部分的开发. SDK:Software Development Kit,软件开发套件.基于Eclipse平台,支持C/C++. MicroBlaze总线:MB实质上是一个IP核,这个IP核对外总线接口有PLB(包括一个DPLB和一个IPLB).LMB(包括一个DLMB和一个ILMB).FSL(8个FSL主.8个FSL从接口).XCL(包括一个DXCL和一个IXCL).MDM.即指令只能通过LMB/XCL/PLB…

开发流程(以二选一选择器为例) 1.设计定义:设计一个可以从两个输入端中选择其中一个并输出的逻辑电路 2.设计输入 2.1.逻辑抽象:三个输入端,一个用来选择,记sel,另两个被选择,记a,b,加上一个输出端y. 2.2.画真值表 2.3卡诺图化简 2.4 逻辑表达式 y=(~sel)*a+sel*a 或者y=if(sel==1)?a:b 2.5在Vivado创建design sources 源文件并写入代码 保存,然后在RTL analysis中查看用逻辑符号表示的示意图 设计输入完毕! 3.…

1.添加包含的文件或参数文件(define.v)的方式:如果文件在工程目录下的一个文件夹下,则可用 `include "../文件夹名/define.v",  文件和工程载同一目录下,则 可用`include "define.v"    或者在开发软件中指定参数的路径,则可以用`include "define.v"  . 在modelsim 仿真时,提示打不开包含文件时,可以 将包含文件都改为 `include "define.v&qu…

利用EDA技术进行电子系统设计的最后目标是完成专用集成电路ASIC的设计和实现:FPGA和CPLD是实现这一途径的主流器件.FPGA和CPLD通常也被称为可编程专用IC,或可编程ASIC.FPGA和CPLD的应用是EDA技术有机融合软硬件电子设计技术.SoC(片上系统)和ASIC设计,以及对自动设计与自动实现最典型的诠释.…

以下内容均以Xilinx的Nexys3作为开发板 1.VGA接口介绍 首先,先看电路图(3*5为例): 标准VGA一共15个接口,但是实际应用的接口信号只用五个:HSYNC,行同步信号:VSYNC,场同步信号:RED[2:0]:Green[2:0]:Blue[1:0].注意着三个信号是模拟信号,所以很多时候需要将数字信号转化为模拟信号.由于没有D/A转化器,所以只能认为的用0/1代替模拟量,因此颜色最多为八种.我看到过有些人在此处会用一个3-8译码器来模拟D/A转换器,但是我个人没有这样做,而且…

原文:http://xilinx.eetrend.com/blog/561 FPGA目前非常火,各个高校也开了FPGA的课程,但是FPGA并不是每个人都适合,FPGA讲究的是一个入道,入什么道,入电子设计的道,就是说,这个过程,你得从电子设计开始,然后再学FPGA,而不是先从VHDL开始,直接跳过数电模电. 这一点非常重要,这涉及到你以后的发展高度的问题.我是过来人,我深刻体会到FPGA与数电模电的基础的深层次联系.对于本科生而言,你可以把FPGA当作业余兴趣,但不要把它当成今后的饭碗,你可以保…

转载 榨干FPGA片上存储资源 记得Long long time ago,特权同学写过一篇简短的博文<M4K使用率>,文章中提到了Cyclone器件的内嵌存储块M4K的配置问题.文中提到了这个M4K块除了存储大小是有限的4Kbit,它的可配置的Port数量也是有限的,通常为最大36个可用port. 当时只是简单的提到有这么回事,提醒使用者注意,也没有具体的谈到如何解决或者确切的说应该是避免这样的状况出现.因此,本文将结合特权同学近期在使用FPGA时,配置片内存储器遇到的一些片内资源无法得到充分…

1. 通常SPI通信的验证流程: 2. 对于主机而言,这里的FPGA为从机,而我们最关心SPI_CS,SPI_CSK,SPI_MISI这三个信号.SPI_CS为片选使能端,片选有效时FPGA才可以接受数据. 此时,根据SPI_CSK的上升沿来依次从MSB到LSB捕捉8位的SPI数据. 新建文件夹,新建工程,移植全局时钟管理模块,led显示模块. 新建spi_receiver模块 由于SPI_CSK的检测需要两个D触发器,为了保证SPI总线数据的同步,其它信号.数据也需要经过2级D触发器寄存输出同…

1. 本次使用的是cyclone4开发板,先看下原理图,因为右边的RGB应该是模拟信号量,但是本次例程只接了3根线,那就是说颜色只有8种. 2. 代码,输出信号有R,G,B三色,就是上图右边的,行同步信号(扫描完一行),场同步信号.VGA收发双方没有时钟信号做同步,但是通常会约定发送方有一个基本的时钟,行同步信号HSYNC在每行开始的时候产生一个固定宽度的高脉冲.场同步信号VSYNC在每帧(即一次全屏的图像)开始的时候产生一个固定宽度的高脉冲.我对关键的信号,画了时序图,发现不是很理解程序的机制…

原帖:http://blog.chinaaet.com/yocan/p/5100017074 -------------------------------------------------------- Quartues II 13.1 链接:http://pan.baidu.com/s/1pKBfNN9 密码:8uv8 Modelsim 10.2 链接:http://pan.baidu.com/s/1dFCwxPJ 密码:i5vj matlab2014b 链接:http://pan.bai…

创新源于模仿,另一个意思就是,我们需要站在巨人的肩膀上起航. 至芯科技培训注重于“按图施工”,在没有达到这种境界的时候,我们需要有我们自己的思想 我的思想: always 时钟分频 数据接收 上升沿和下降沿 时钟与数据同步-->通过计数(标号)实现 ::: 就是这样,一步步接近现实 当然设计的多了,也就可以在脑海中首先浮现出数字设计电路图了,到那时就可以先画图纸,后施工了.…

`timescale ns / ns module system_ctrl ( //globol clock input clk, input rst_n, //synced signal output clk_ref, //clock output output sys_rst_n //system reset ); //---------------------------------------------- //rst_n sync, only controlled by the mai…