在XS128的SCI学习的过程中,INIT_PLL()显得很重要,初始化锁相环几乎在每个程序中都有,今天看的程序-初始化锁相环的相关代码如下: /*******************************************/ /* 初始化锁相环 */ /*******************************************/ void INIT_PLL() { CLKSEL &= 0X7F; PLLCTL &= 0X8F; CRGINT &= 0XDF;…

什么是锁相环? PLL(Phase Locked Loop): 为锁相回路或锁相环,用来统一整合时脉讯号,使高频器件正常工作,如内存的存取资料等.PLL用于振荡器中的反馈技术. 许多电子设备要正常工作,通常需要外部的输入信号与内部的振荡信号同步.一般的晶振由于工艺与成本原因,做不到很高的频率,而在需要高频应用时,由相应的器件VCO,实现转成高频,但并不稳定,故利用锁相环路就可以实现稳定且高频的时脉冲讯号. 锁相环主要作用: 单片机使用锁相环(PLL)功能能够获得更高的总线频率,这对于需要提高单片…

%锁相环测试 %模拟相位解调 clear close all clc fs=1000; %采样率 tend=100; t=0:1/fs:tend; t(end)=[]; fc=1; %载波频偏 fb=100; %PM调制信号频率 gain=0.2; %锁相环输入增益 EbN0=20; [b,a]=cheby2(3,30,0.2); %切比雪甫滤波器 num=gain*b; den=conv([1 -1],a)+[num,0]; pole=roots(den); abs(pole) %计算系统稳定…

随着数字电路技术的发展,数字锁相环在调制解调.频率合成.FM 立体声解码.彩色副载波同步.图象处理等各个方面得到了广泛的应用.数字锁相环不仅吸收了数字电路可靠性高.体积小.价格低等优点,还解决了模拟锁相环的直流零点漂移.器件饱和及易受电源和环境温度变化等缺点,此外还具有对离散样值的实时处理能力,已成为锁相技术发展的方向. 所谓数字PLL,就是指应用于数字系统的PLL,也就是说数字PLL中的各个模块都是以数字器件来实现的,是一个数字的电路. 数字锁相环的优点是电路最简单有效,可采用没有压控的晶振,…

实验现象: 利用Quartus内部组件生成锁相环,用SignalTap II进行校验. 核心代码: module pll( input clk_25m, output clk_100m, output clk_50m, output clk_25m_out, output clk_12_5m, output clk_6_25m ); //--------------------my_pll--------------------------------// my_pll u1( .inclk0(…

实验现象: 利用Quartus内部组件生成锁相环,用SignalTap II进行校验. 核心代码: //--------------------Module_PLL--------------------// module PLL( input CLK_12M, output clk_48m, output clk_24m, output clk_12m, output clk_6m, output clk_3m ); //-----------------------pll----------…

clc; clear all; % 仿真数据长度 SimLens = 1000; % 载波信号 Fs = 2400; Ts = 1 / Fs; Fsig = 60; % 随机初相 Delta_Phase = rand(1)*2*pi; SignalMod = exp(-1i*(Fsig/Fs * (1: SimLens) + Delta_Phase)); % 锁相环处理过程 Signal_PLL = zeros(SimLens, 1); NCO_Phase = zeros(SimLens, 1)…

pi方法就是比例积分方法,关于pi方法介绍参考http://www.elecfans.com/dianzichangshi/20120909287851.html 锁相环pi方法原理参考http://wenku.baidu.com/view/86b9586fa76e58fafab003b7.html 关于系数的确定方法参考http://wenku.baidu.com/view/029d23425a8102d277a22f69.html 这次设计遇到了点麻烦,原因就在于从double型往定点型数据…

实验指导书及代码包下载: http://pan.baidu.com/s/1boeODjx iCore3 购买链接: https://item.taobao.com/item.htm?id=524229438677…

参考http://wenku.baidu.com/view/59420cb069dc5022aaea00bd.html 实现结构是参考的上边的实例,我用的全同步实现,实现过程中发现一些现象,做下记录. 原理图如下 在做的时候发现如果输入信号和时钟之间的相位在不同差值情况下,最后锁定的情况不同,通过调节H和N锁定情况也有不同,因为每次增加或减少半个周期(频率为N*f0)那么就会出现调节过头,之后会再调回来,这样一直处于正向调节和反向调节的循环中.那么就会有相位抖动的出现.…