我的 FPGA 学习历程（12）—— 电子钟项目准备

初学 FPGA 的时候,我们总是存在很多疑问,比如:xilinx 和 altera 的 FPGA 那种比较好.verilog 语言被如何综合成具体硬件电路.RTL 级电路是什么意思等等.现在我们就不会迷惑于那些基本的概念问题,是时候来写一个小小的项目了.我决定编写一个没有日期功能的电子钟,还可以来复习以前学过的模块. 这个项目有些复杂,一次不太可能成功,所以我们先写一个秒表,秒表的组成大概如下: 秒增加信号产生模块. 时间计数模块1,当增加信号为 1 时加 1,满 60 清零,并产生分增加信号.…

我的 FPGA 学习历程（13）—— 电子钟项目

在秒表上一些其他模块就可以变成电子钟了,使用以下约定: 使用 KEY[0] 作为复位按键,复位后显示 00:00. 使用 KEY[1] 作为调整/暂停按键,暂停时电子钟调整的两个灯管保持 1Hz 的频率闪烁. 使用 KEY[2] 作为调整左移按钮,KEY[3] 作为调整右移. 具体看原理图,太大了分成四块: 代码如下: 代码大家应该大致看得懂了,这里就不多做讲解了,祝大家成功. 最后附上 tcl 脚本文件(根据黑金光盘提供修改):…

我的 FPGA 学习历程（02）—— 实验：点亮 LED 灯

关于 Quartus 的操作可以使用 Quartus 自带的帮助,帮助中带有全套的操作教程. 中文网络教程链接(链接至 altera中文官网,点击观看) Quartus II 软件设计系列:基础 Quartus II 软件中的原理图设计 SignalTap II 嵌入式逻辑分析器使用 Nios II 处理器系统控制台 Nios II 处理器开发软件:设计流程 Nios II 处理器开发软件:MMU 和 MPU 无论是英文帮助还是网络中文教程,他们的前提是你是有基础的,这些教程之会教给你我们…

我的 FPGA 学习历程（01）—— FPGA 基础知识和 Quartus 的安装

高级的嵌入式市场主要分为以下三类:ARM.DSP 和 FPGA. 其中 ARM 是行业内的佼佼者,目前几乎所有的安卓智能手机都使用 ARM 授权的 CPU架构:而 DSP(数字信号处理器) 早年就被大面积的应用与电话.DVD.通讯基站等领域.DSP 与 ARM 的区别在于,ARM 是通用 CPU,DSP 则是专用 CPU.FPGA 则与他们不同,FPGA 的名称的由来是由于 FPGA 功能的成型是在实验室等通常工作环境下进行的:区别与专有集成电路 (ASIC)在晶圆工厂的制造,所以 FPGA 被…

我的 FPGA 学习历程（14）—— PWM 脉冲宽度调制

PWM 是一种调节输出功率的技术(俗称调压),其原理在于改变输出方波的占空比,具体输出见下图: 输出信号为电压值,当负载为恒阻时,上图中的输出功率分别为 25%.50%.75%. 实现方法如下: 设置一个计数器,上图中的第一行就是个 4 位的计数器,每满 15 自动变为 0.那么可以得到输出频率等于时钟的 1/16. 当计数器的值小于某个值的时候输出 0,高于或者等于某个值的时候输出 1. 假设控制的是一个小灯为 1/8 功率输出,那么我们需要的值就是 13 (4'hD),当计数器小于等于 13…

我的 FPGA 学习历程（09）—— 时序逻辑入门

讲到这篇时,组合逻辑就告一段落了,下面是一些总结: 描述组合逻辑时,always 语句中的敏感信号列表中需要列出全部的可能影响输出的变量描述组合逻辑时,always 语句中的赋值总是使用阻塞赋值符号 = 组合逻辑是描述输入和输出关系的功能块,由于延时的原因,输出可能会有毛刺,为避免避免毛刺需要引入冗余逻辑. if..else case 语句只能用在 always 语句中,而且分支条件必须健全,否则会引入不必要的锁存器. 新的 SystemVerilog 语言中强化了 always 的功能:Sy…

我的 FPGA 学习历程（05）—— 使用 Modelsim 仿真工具

在第 3 篇中讲到了如何使用图形进行仿真激励输入,图形输入法尽管简单易学,但如若要求复杂的仿真输入激励.较长的仿真时间或是要求打印输出信息乃至输出文件日志则显得不够用了. 本篇以上一篇的 3-8 译码器为基础,讲一下 Modelsim 仿真工具的使用方法.在 Modelsim 中不再提供图形的激励输入方法,取而代之的testbench 测试脚本.testbench 简称 tb,虽然名字听起来很专业,但掌握却没什么难度.tb 的语法与 verilog 高度类似:但由于 tb 脚本是在 PC 上运行…

我的 FPGA 学习历程（03）—— 使用 Quaruts 自带仿真工具

在上一篇中详细的介绍了怎样创建原理图工程,这篇同样使用原理图工程新建一个多路选择器,目的是学习使用图形输入的仿真工具输入仿真激励. 新建工程,并绘制以下的原理图. 编译项目,会多出一个警告: Critical Warning (169085): No exact pin location assignment(s) for 4 pins of 4 total pins,其大致意思是在目标器件上有四个引脚没有被分配,由于这次我们只用到仿真,不需要下载文件到板子上,因此没有必要去分配管脚. 编译成功…

我的 FPGA 学习历程（15）—— Verilog 的 always 语句综合

在本篇里,我们讨论 Verilog 语言的综合问题,Verilog HDL (Hardware Description Language) 中文名为硬件描述语言,而不是硬件设计语言.这个名称提醒我们是在描述硬件,即用代码画图. 在 Verilog 语言中,always 块是一种常用的功能模块,也是结构最复杂的部分.笔者初学时经常为 always 语句的编写而苦恼,不知道使用哪种赋值语句,不了解两种赋值之间的区别.究其本质是对 always 语句的综合一知半解,常年使用软件思维编写代码所致. 现在…

我的 FPGA 学习历程（11）—— 实验：按键消抖

按键是一个输入设备,在理论上可以归为开关一类,理想的按键波形如下: 然而由于按键的机械特性,断开和闭合动作是不可能在一瞬间完成的,实际的波形如下: 抖动期间电平处于临界值,由于晶振的频率相当的高,数字电路会判断到许多个变化的值,数字波形图大致如下: 根据经验总结,按键抖动的时间一般在 5 ~ 10ms 之间,消抖可以使用低通滤波法,但 FPGA 设计中要求使用同步设计,这次我们使用延时模块来实现消抖电路,代码如下: 实验现象被设计为每当按键弹起一次,就反转一次 LED 的电平,通过判断 LED…

我的 FPGA 学习历程（08）—— 实验：点亮单个数码管

数码管是一种常见的用于显示的电子器件,根据数码管大致可以分为共阴极和共阳极两种,下图所示的是一个共阳极的数码管的电路图(摘自金沙滩工作室的 51 开发板电路图),我的 AX301 开发板与这张图的情况类似,几乎所有的教科书上都会讲到数码管的原理,这里我就不再详述了. 由于多个数码管的段选信号(下图中的 DB0~DB7)是共用的,想要显示多个数字需要用到动态扫描,动态扫描电路需要使用时钟.冒然的使用时钟会使得初学者不知所措,所以在这篇基础的组合逻辑电路中只点亮单个数码管,这样就不必涉及到时钟了.时…

我的 FPGA 学习历程（07）—— BCD 编码：移位加 3 算法

2-10 进制码,也称为 BCD 码,它的编码方式则是通过一个 4 位二进制来表示一个 10 进制数,部分十进制对应的 BCD 码如下十进制数 | BCD 码 13 --> 0001_0011 14 --> 0001_0100 19 --> 0001_1001 20 --> 0010_0000 99 --> 1001_1001 对于任意的三位十进制整数存在以下公式: (ABC) 10 = A*102 + B*101 + C*100 显然,对于任意一个三位数分离它的百位.十…

JS高级学习历程-12

冒充继承 <!DOCTYPE html PUBLIC "-//W3C//DTD XHTML 1.0 Strict//EN" "http://www.w3.org/TR/xhtml1/DTD/xhtml1-strict.dtd"> <html> <head> <title>11-冒充继承</title> <meta http-equiv="Content-Type" content=…

我的 FPGA 学习历程（10）—— 实验：数码管驱动

根据黑金 AX301 手册,数码管位选信号命名为 SEL[5:0],其中 SEL[5] 对应最左边的数码管,而SEL[0] 对应最右边数码管:作为约定,在下面的描述中我们对应的称之为数码管 5 和数码管 0.数码管的段选信号被命名为 DIG[7:0]:DIG[7] 为小数点 DP,DIG[6] 为数码管 g 段,DIG[0] 为 a 段,其他类推即可. 由于数码管的段选信号是共用的,理论上是不可能同时显示六个不同字符的,但由于人眼的视觉残留现象,只要我们很快的依次显示每一个数字,就可以欺骗人眼达…

我的 FPGA 学习历程（06）—— 二进制转格雷码

格雷码是一种无权编码,其特点是相邻的两数之间只有一个位不同,像这样: 000-->001-->011-->010-->110-->111-->101-->100 对比二进制码是这样的: 000-->001-->010-->011-->100-->101-->110-->111 从格雷码的定义可以看到格雷码的顺序显然不是唯一的.虽然格雷码独特的编码方式使得它不便于阅读,但它的优点在于对比使用二进制编码的逻辑电路,比如像从 0…

我的 FPGA 学习历程（04）—— 练习 verilog 硬件描述语言

这篇讲的是使用 verilog 硬件描述语言编写一个 3 - 8 译码器. 3 - 8 译码器是一个简单的组合逻辑,用于实现并转串,其输入输出关系如下: | 输入 | 输出 | ----------------- 000 --> 0000_0001 001 --> 0000_0010 010 --> 0000_0100 011 --> 0000_1000 100 --> 0001_0000 101 --> 0010_0000 110 --> 0100_000…

FPGA学习网站

1. OPENCORES.ORG这里提供非常多,非常好的PLD了内核,8051内核就可以在里面找到.进入后,选择project或者由 http//www.opencores.org/browse.cgi/by_category进入.对于想了解这个行业动态人可以看看它的投票调查.http://www.opencores.org/polls.cgi/listOpenCores is a loose collection of people who are interested in develop…

芯航线FPGA学习套件之多通道串行ADDA(TLV1544,TLC5620)模块测试手册

芯航线FPGA学习套件之多通道串行ADDA模块测试手册本手册以简明扼要的方式介绍芯航线FPGA学习套件提供的ADDA模块的测试方法: 连接开发板,如下所示: 2.将ADDA V1.1模块与开发板按如下图所示连接: 打开测试工程DA_AD_v1.1,如下图所示: 烧写DA_AD.sof文件到开发板中打开SignalTap II 文件,如下图所示: 运行SignalTap II,观察窗口中波形: 如果整个波形能够如上图,即1544和5620的两路数据都呈正弦波,则表明ADDA模块…

FPGA学习之基本结构

如何学习FPGA中提到第一步:学习.了解FPGA结构,FPGA到底是什么东西,芯片里面有什么,不要开始就拿个开发板照着别人的东西去编程.既然要开始学习FPGA,那么就应该从其基本结构开始.以下内容是我学习过程中的整理的一些东西.主要来自:Xilinx中文网站,博客LAY Trust Jesus,博文FPGA学习笔记 ,博文FPGA基本结构 1.可编程逻辑器件从PLD的发展历程来看,按照结构区分,前后共有4种可编程逻辑器件类型:PLA.PAL.CPLD和FPGA.PLA——PAL——CPLD是继…

回顾一年的IT学习历程与大学生活

今天是2015年8月27日,距离成为大三狗还有一个多星期,在这个不算繁忙的暑假的下午来总结一下这一年来,在IT方面的学习. 一.入门(2014.3) 我大一的专业是信息工程,信息工程听上去就是信息(Information)工程(技术~Technology)貌似就是IT技术了,但却是如假包换的硬件电子技术专业,在读高中时翻到过一本C++的书,对当时的我来说,简直是噩梦,一个高中生怎么会看得懂.于是没有填报计算机专业,来了这个硬件专业. 好在大一下的时候开设了C语言这门专业课,浓郁的兴趣让我我花了两…

我的Linux学习历程：那些我看过的Linux书籍们

[+]查看原图http://www.ituring.com.cn/article/119401 来北京工作已经一个多月,大都市的生活比起读大学要忙碌得多,尤其是出行,基本以小时为基本的计时单位.有时茫然看着窗外车水马龙,会有些迷茫自己选择的是对还是错. 题外话不多说,回归这次的主题,扒一扒我看过的那些Linux相关的书籍. 对于Linux的了解和接触,缘起自大一时候的Linux限选课,老师说这门课可选可不选,但是选修后考试挂了的话需要补考.当时的我还比较爱学习,于是兴冲冲地选修了这门课,用的是清…