以下摘录<步骤吓得核心--软-core处理器的室内设计与分析>一本书 1 IMMU结构 OR1200中实现IMMU的文件有or1200_immu_top.v.or1200_immu_tlb.v.or1200_spram.v,当中使用or1200_immu_top.v实现了IMMU模块,使用or1200_immu_tlb.v实现了ITLB模块,or1200_spram.v是一个单口RAM.使用事实上现了ITLB的表项.如图10.5所看到的. 本小节将分别介绍IMMU模块与其余模块的连接关系.IT…

下面内容摘自<步步惊芯--软核处理器内部设计分析>一书 2 IMMU中的特殊寄存器 OR1200处理器中的IMMU包括第2组特殊寄存器,如表10.1所看到的. ITLBW0MRx是指令TLB匹配寄存器,其格式如表10.2所看到的. 表10.2是OpenRISC 1000规范中的定义,实际在OR1200处理器中仅仅实现了当中一部分字段,包含VPN(Virtual Page Number)的一部分.V(Valid标志位).ITLBW0MRx相应图10.7中MR_RAM的表项,每个表项相应一个ITL…

以下摘录<步骤吓得核心--软-core处理器的室内设计与分析>一本书 13.7DCache使用情景之中的一个--存储指令运行阶段DCache失靶 存储指令运行阶段DCache失靶这样的情景在通写法.回写法策略下有不同的运行过程,在通写法策略下直接写存储器中相应的地址,不操作DCache. 在回写法策略下.首先推断目的地址相应的DCache中文件夹表的line是否被改动,假设是(Dirty为1).则将该line写回到内存,然后将目的地址所在的内存块读入DCache,填充到相应line,然后再改动…

引言 “喂饱饥饿的CPU”,是计算机体系结构设计者时刻要考虑的问题.要解决这个问题,方法大体可分为两部分,第一就是利用principle of locality而引进的cache技术,缩短取指时间,第二就是采用各种转移预测技术,提高取指正确的概率. 只有cache,没有好的转移预测,取指时间再短,每次提前取的指令都是错的,不行. 只有转移预测,没有cache,即使每次取得指令都对,但是每次取指都需要很长时间,也不行. 所以,只有两部分通力合作,才能喂饱饥饿的ALU. “吃的是草,挤出来的是奶”,…

引言 为CPU提供足够的,稳定的指令流和数据流是计算机体系结构设计中两个永恒的话题.为了给CPU提供指令流,需要设计分支预测机构,为了给CPU提供数据流,就需要设计cache了.其实,无论是insn还是data,都需要访问存储器,所以从这个角度来说,cache需要承担更重要的角色. 本小节我们就分析一下or1200的cache部分的实现. 1,cache产生原因 还是那句话,研究一个东西,首先要了解其来龙去脉,cache也不例外. cache的出现是为了解决memory wall问题.由于cpu…

引言 MMU(memory management unit),无论对于computer architecture designer还是OS designer,都是至关重要的部分,设计和使用的好坏,对性能影响比较大. MMU,我觉得是硬件和软件配合最密切的部分之一,对于RISC CPU而言,更是这样. 前面,我们对or1200的整体memory hierarchy做了简单分析,了解了cache的映射方式,替换策略,写策略,以及cache的优化等等背景知识,并对or1200的具体实现做了分析.在现实…

以下摘录<步骤吓得核心--软-core处理器的室内设计与分析>一本书 12.1 Cache基本知识 12.1.1 Cache的作用 处理器的设计者通常会声称其设计的处理器一秒钟能做多少次乘法.每条指令仅仅占用xx个时钟周期,但是当我们实际使用处理器时,就会发现并非那么回事.比方在第11章,从图11.8中能够发现,当程序运行在简单SOPC上时.原先设计在运行阶段仅仅须要一个时钟周期的指令l.movhi却使用了6个时钟周期才完毕运行.造成实际情况与设计不符的原因是因为实际情况是一个由多个模块.设备…

下面内容摘自<步步惊芯--软核处理器内部设计分析>一书 12.3 ICache结构 OR1200中实现ICache的文件有or1200_ic_top.v.or1200_ic_fsm.v.or1200_ic_tag.v.or1200_ic_ram.v.or1200_spram.v,分别实现了ICache模块.IC_FSM模块.IC_TAG模块.IC_RAM模块.单口RAM.在ICache中例化了IC_FSM.IC_TAG.IC_RAM模块.在IC_TAG.IC_RAM模块中例化了单口RAM.如图…

下面内容摘自<步步惊芯--软核处理器内部设计分析>一书 我们在计算机体系结构的学习中知道:中断实质上包含由外部事件引起的硬中断(又称外中断)和由内部预先安排的特定指令或内部异常引起的软中断(又称内中断或异常)两大类.在OR1200处理器中将中断称之为异常(exception),硬中断是当中的一种异常,当然这仅仅是说法的不同而已.当异常发生时,有关处理器的状态信息被存储到某些寄存器.OR1200处理器转移到事先定义好的一个地址.在那个地址中往往有异常处理例程.在当中进行异常处理,这个地址称为异常…

下面内容摘自<步步惊芯--软核处理器内部设计分析>一书 12.4 ICache中的特殊寄存器 通过ICache的接口可知其具有特殊寄存器,而且是不可读的特殊寄存器,OR1200处理器中ICache实现的特殊寄存器如表12.1所看到的. watermark/2/text/aHR0cDovL2Jsb2cuY3Nkbi5uZXQvbGVpc2hhbmd3ZW4=/font/5a6L5L2T/fontsize/400/fill/I0JBQkFCMA==/dissolve/70/gravity/Sout…