Timing path:从register clock/input port开始,经过一些combinational logic,终止在register data/output port. PT以path grouping为单位来分析和报告timing. DC,每个path group可以指定一个weight,来尽力做design optimizaiton,但是这个weight在PT中并没有用. 每个create clock命令都会生成一个对应的path group. PT中还有自己的defau…