1.make的递归过程指的是: 在Makefile中使用"make"作为一个命令来执行本身或者其它makefile文件的过程. 2.递归的意义: 当前目录下存在一个"subdir"子目录,在这个子目录中有描述此目录编译规则的makefile文件,在执行make时需要从上层目录(当前目录)开始并完成它所有子目录的编   译.那么在当前目录下可以使用这样一个规则来实现对这个子目录的编译. 3.用法举例: 我们有一个子目录叫subdir,这个目录下有个Makefile文件…

1.变量的引用方式: "$(变量名)"或者"￥{变量名}" 例如: ${Objs}就是取变量Objs的值 注意: 当变量名为单字符是可以采用:"$a"的方式引用,多字符则不行 2.变量定义的两种方法,即对变量进行赋值: (1)使用递归展开式变量"=" 左侧为变量名,右侧是变量的值,该方法的优点是右侧变量的值可以定义在文件的任何一处,也就是说,右侧中的变量不一定非要是已定义好的值,其也可以使用后        面定义的值. (2…

1.Makefile中命令前的@和-符号 如果make执行的命令前面加了@字符,则不显示命令本身而只显示它的结果; Android中会定义某个变量等于@,例如 hide:= @ 通常make执行的命令如果出错(该命令的退出状态非0)就立刻终止,不再执行后续命令,但如果命令前面加了-号,即使这条命令出错,make也会继续执行后续命令. 通常rm命令和mkdir命令前面要加-号,因为rm要删除的文件可能不存在,mkdir要创建的目录可能已存在,这两个命令都有可能出错,但这种错误是应该忽略的. 来源:…

本程序的Makefile分为3类:1. 顶层目录的Makefile2. 顶层目录的Makefile.build3. 各级子目录的Makefile 一.各级子目录的Makefile: 它最简单,形式如下:obj-y += file.oobj-y += subdir/ "obj-y += file.o"表示把当前目录下的file.c编进程序里, "obj-y += subdir/"表示要进入subdir这个子目录下去寻找文件来编进程序里,是哪些文件由subdir目录下的…

一个简单的Makefile描述规则组成: TARGET...:PREREQUISITES... COMMANDS... ... target:规则的目标.通常是程序中间或者最后要生成的文件名,也可以是伪目标. prerequisites:规则的依赖.生成规则目标所需要的文件名列表.通常一个目标依赖于一个或者多个文件. commands:规则的命令行,每条占一行,必须以[TAB]开头. GNUMake的执行过程: 第一阶段:读取所有的makefile文件(包括“MAKEFILE”变量指定的,提示符…

在我们使用 Makefile 时,有一些我们会经常使用,而且使用频率非常高的东西,比如,我们编译C/C++的源程序为中间目标文件(Unix 下是[.o]文件,Windows 下是[.obj]文件). 本章讲述的就是一些在 Makefile 中的"隐含的",早先约定了的,不需要我们再写出来的规则. "隐含规则"也就是一种惯例, make 会按照这种"惯例"心照不喧地来运行,那怕我们的Makefile 中没有书写这样的规则.例如,把[.c]文件编译成…

函数库文件也就是对 Object 文件(程序编译的中间文件)的打包文件.在 Unix 下,一般是由命令"ar"来完成打包工作. 一.函数库文件的成员 一个函数库文件由多个文件组成.你可以以如下格式指定函数库文件及其组成: archive(member) 这个不是一个命令,而一个目标和依赖的定义.一般来说,这种用法基本上就是为了"ar"命令来服务的.如: foolib(hack.o) : hack.o ar cr foolib hack.o 如果要指定多个 membe…

一般来说,最简单的就是直接在命令行下输入 make 命令, make 命令会找当前目录的makefile 来执行,一切都是自动的.但也有时你也许只想让 make 重编译某些文件,而不是整个工程,而又有的时候你有几套编译规则,你想在不同的时候使用不同的编译规则,等等.本章节就是讲述如何使用 make 命令的. 一. make 的退出码 make 命令执行后有三个退出码: 0 -- 表示成功执行. 1 -- 如果 make 运行时出现任何错误,其返回 1. 2 -- 如果你使用了 make 的"-q…

在 Makefile 中可以使用函数来处理变量,从而让我们的命令或是规则更为的灵活和具有智能. make 所支持的函数也不算很多,不过已经足够我们的操作了.函数调用后,函数的返回值可以当做变量来使用. 一.函数的调用语法 函数调用,很像变量的使用,也是以"\(\$\)"来标识的,其语法如下: $(<function> <arguments>) 或是 ${<function> <arguments>} 这里, <function>…

使用条件判断,可以让 make 根据运行时的不同情况选择不同的执行分支.条件表达式可以是比较变量的值,或是变量和常量的值. 一.示例 下面的例子,判断\(\$\)(CC)变量是否"gcc",如果是的话,则使用 GNU 函数编译目标. libs_for_gcc = -lgnu normal_libs = foo: $(objects) ifeq ($(CC),gcc) $(CC) -o foo $(objects) $(libs_for_gcc) else $(CC) -o foo $(…