不知道能不能更新完,毕竟咱学校计院对硬件向来不太重视,现在对竞赛也不咋地重视了,也不加分,也没啥用.嘛,就随便写写玩玩吧. 一只狸无聊的时候对Verilog的业余描述笔记:以<Verilog数字系统设计教程>第三版·夏宇闻为基础. 学Verilog前学C确实会很有帮助,学一点编译原理,有种自顶向下的快感. Verilog模块 Verilog HDL行为描述语言作为一种结构化和过程性的语言,其语法结构非常适合于算法级和RTL级的模型设计. 在C语言中我们有函数,在Verilog中我们有模块.&q…