【Xilinx-Petalinux学习】-00-开始】的更多相关文章

创芯Xilinx Microblaze 学习系列第一集 Xilinx ISE Design Suite 13.2 The MicroBlaze™ embedded processor soft core is a reduced instruction set computer (RISC) optimized for implementation in Xilinx® Field Programmable Gate Arrays (FPGAs). Figure 2-1 shows a func…
<Xilinx约束学习笔记>为自己阅读 Xilinx 官方 UG903 文档后的学习笔记,大多数为翻译得来,方便大家学习. 1 约束方法学 1.1 组织约束文件 Xilinx 建议将时序约束和物理约束分开保存为两个不同的文件.甚至可以将针对某一个模块的约束单独保存在一个文件中. 1.1.1 综合和实现可以使用不同的约束文件 可以使用 USED_IN_SYNTHESIS 和 USED_IN_IMPLEMENTATION 属性指定约束文件是在综合或实现过程中使用. 注意:特别是IP.DCP这类使用…
一直来,都是使用Vivado中自带的GMIItoRGMII IP核来完成GMII转RGMII的功能:尽管对GMII及RGMII协议都有一定的了解,但从没用代码实现过其功能.由于使用IP时,会涉及到MDIO配置IP寄存器的问题,觉得麻烦.因此决定用代码实现GMII转RGMII的功能. 参考Lattice的开源代码,进行移植.移植后在Vivado中进行编译时没有问题,但一旦进行实现(Implementation)时就会有如下错误: [Place 30-574] Poor placement for…
前言 相信对移动端有了解的朋友对iScroll这个库非常熟悉吧,今天我们就来说下我们移动页面的iScroll化 iScroll是我们必学框架之一,我们这次先根据iScroll功能自己实现其功能,然后再学习iScroll源码 下面先给出iScroll官方的例子和源码,要看效果的朋友自己去看吧:https://github.com/cubiq/iscroll 本人能力有限,文中有误请提出 viewport 在移动端新出了一个属性叫做“viewport”,这个便是我们手机上的虚拟视口(viewport…
一.时序设计 方法1.通过状态机来实现,通过verilog控制FPGA,让它该快的时候快,该慢的时候慢. 方法2.FPGA中运行CPU 把逻辑控制顺序复杂的事情用C代码来实现,而实时处理部分用verilog实现,并且verilog这部分可以被C代码控制.Xilinx的FPGA目前支持的CPU有Microblaze,ARM9,POWERPC,其中Microblaze是软核,其余的两款是硬核. (1)软核就是用代码实现的CPU核,配置灵活: (2)硬核就是一块电路,已经做好了,不能再发生变化: 软核…
在TI官网上找到MSP430的程序例程.数据手册.使用指南等文件.以MSP430F169为例,步骤如下: 1)进入ti官网:http://www.ti.com.cn/ 或者http://www.ti.com.cn/sitesearch/cn/docs/universalsearch.tsp?searchTerm=msp430f169#linkId=1&src=top 2)在所有搜索栏填入:msp430f169点击搜索 3)可以根据需要下载芯片数据手册(datasheet).模块使用指南(user…
2. 定义时钟 2.1 关于时钟 为了获得最佳精度路径覆盖信息,必须正确定义时钟. 时钟要定义在时钟树的根 pin 或 port 上,称为 source point. 时钟的边缘应该由周期和波形进行组合描述. 周期使用纳秒做为单位进行定义.它对应于波形重复的时间. 波形是一系列的上升沿和下降沿绝对时间列表,单位为纳秒,并且所有时间在一个时钟周期内.列表必须包含偶数个值.第一个值始终对应于第一个上升边缘.如果没有指定波形,波形的默认占空比为 50%,相移为 0. 2.1.1 传播时钟 周期和波形属…
3. 时序概念 发现对于时序基础的介绍这一块,Intel 的文档竟然要比 Xilinx 的详细,因此引用了很多 Intel 的文档内容. 3.1 术语 发送沿(launch edge),指用来发送数据的源时钟的活动边缘. 采样沿(capture edge),Intel 的文档中称作 latch edge.指的是对数据进行采样的目的时钟的活动边沿. 源时钟(source clock),用来发送数据时钟. 目的时钟(destination clock),用来对数据进行采样的时钟. 建立时间要求(se…
番茄钟设计 一.总体设计 1.番茄工作法简介 番茄工作法由意大利的奇列洛创造.其内容就是:工作25分钟休息5分钟,循环四次后休息15分钟. 本项目就是基于Xilinx Ego1开发板实现一个计时器,该计时器能实现: 25分钟工作倒计时 5分钟休息倒计时 二.开发板介绍 开发板用户手册(提取码:2019) 板子搭载了8Mbit的SRAM芯片,对于本程序基本不用考虑内存不够的问题.主要看看引脚的定义和数码管部分.还有就是,注意板子的时钟是100MHz,对应P17引脚. 三.系统设计 本系统属于时序系…
storyboard文件的认识 用来描述软件界面 默认情况下,程序一启动就会加载Main.storyboard 加载storyboard时,会首先创建和显示箭头所指的控制器界面 IBAction和IBOutlet IBAction: 本质就是void 能让方法具备连线的功能 IBOutlet 能让属性具备连线的功能 storyboard连线容易出现的问题 连接的方法代码被删掉,但是连线没有去掉 可能会出现方法找不到错误 unrecognized selector sent to instance…