DDR1,DDR2,DDR3内存条(DDR是Double Data Rate双倍速率同步动态随机存储器的英文缩写)就是俗称的一二三代内存条.这三种内存条工艺不同,接口不同,性能不同,互不兼容.要区分它们,也不难. 台式机内存: 1.如果要我说哪种内存条最好区分,我会选DDR1,也就是一代内存条.这种内存条的内存颗粒足足有二代三代的两倍,一看就知道是落后工艺,旧时代的产品. 2.仔细看看内存条上的标签,首先,这是一条金士顿牌子的内存条,频率为400MHZ,容量只有512M,也就是0.5G.频率才是…

前言 当需要大容量数据存储及处理的时候,FPGA内部自带的存储资源是远远不够的,所以问题来了,怎么使用外带的DDR3? 首要问题在于DDR3是什么?有没有协议?当然只是需要用Xilinx MIG IP去配置使用的话,DDR3内部信号变化关系不需要太明了,当然明了会更佳,有时间可以看看底层内部架构,只是使用MIG IP去配置DDR3的话不需要像写一个DDR3控制器那么明白. 所需要预先储备的知识: (1)阅读JEDEC  DDR3 SDRAM STANDARD (标准协议)(有空的童鞋可以阅读):…

本文摘自:内存系列二:深入理解硬件原理 - 知乎 (zhihu.com),感谢作者! 上次虽然解决了小张的问题,却引发了他对内存原理的兴趣.这不他又来找我了,说我还欠他一个解释.这次我们约在一个咖啡馆见面,这次内容有点深入,我带了些图片,小张也点了一大杯美式,计划大干一场.看着他认真的样子,我也决定毁人不倦,把他也带入IT工程师的不归路... 寻址(addressing) 为了了解前几天说的几个延迟参数,不得不介绍下DIMM的寻址方式.也许你发现了上次介绍Rank和chip的关系时,有个Bank…

12.1 SDRAM 介绍 12.1.1 SDRAM 定义 SDRAM(Synchronous Dynamic Random Access Memory):同步动态随机存储器-内存条 同步是指内存工作需要同步时钟,内部的命令的发送与数据的传输都以它为基准: 动态是指存储阵列需要不断的刷新来保证数据不丢失:   对比:SRAM(静态的-触发器) 随机是指数据不是线性依次存储,而是自由指定地址进行数据读写  对比:Flash(块) DDR:DDR就是DDR SDRAM,是SDRAM的升级版.(DDR…

目录 内存 内存的多通道设计 DRAM 和 SRAM 只读存储器(ROM) RAM.ROM以及硬盘的区别(转自百度) 内存 CPU的数据都是来自主存储器(main memory),个人计算机的主寄存器主要组件是动态随机存取内存(Dynamic Random Access Memory,DRAM), 随机存储内存只有在通电时才能记录使用,断电后就消失了,因此也称这种内存为挥发性内存. DRAM已经跟新了好几代,使用上较广泛的有SDRAM与DDR SDRAM两种,DDR SDRAM中又包含DDR1,…

蛇形线是布线过程中常用的一种走线方式,其主要目的是为了调节延时满足系统时序设计要求,但是设计者应该有这样的认识:蛇形线会破坏信号质量,改变传输延时,布线时要尽量避免使用,因此一块PCB上的蛇形线越多并不意味着越“高级”.实际设计中,为了保证信号有足够的保持时间,或减小同组信号之间的时间偏移,往往不得不故意进行绕线,例如DDR*(DDR1/DDR2/DDR3)中的DQS与DQ信号组要求要严格等长以降低PCB skew,这时就要用到蛇形线. (1)设置蛇形线的参数.蛇形线的参数主要有线长.同组线线长…

一.S5PV210时钟系统 时钟:一定频率的电信号.   时钟系统:基于CMOS工艺的高性能处理器时钟系统,集成PLL可以从内部触发,比从外部触发更快且更准确,能有效地避免一些与信号完整性相关的问题. S5pv210时钟系统,参考s5pv210手册第三章,CLOCK CONTROLLER S5pv210时钟管理单元(CMU)主要了解了以下信息 1.时钟域:s5pv210主要由三个时钟域组成 a:MSYS域:Cortex A8处理器.DRAM内存控制器(DMC0和DMC1).3D.内部SRAM(I…

好的时序是通过该严密的逻辑来实现的.http://blog.csdn.net/i13919135998/article/details/52117053介绍的非常好 有RAM(随机存储器可读可写)ROM(只读存储器:存储内容是固定不变的,只能读出不能写入的半导体存储器.)CAM(内容可寻址存储器).DRAM(动态随机存储器).SRAM(静态随机存储器).FLASH(闪存).FIFO(先入先出缓存器) 表格总结 存储器 功能 寻址方式 掉电后 说明 随机存取存储器(RAM) 读.写 随机寻址 数据…

一.如何走蛇形线? 蛇形线是布线过程中常用的一种走线方式,其主要目的是为了调节延时满足系统时序设计要求,但是设计者应该有这样的认识:蛇形线会破坏信号质量,改变传输延时,布线时要尽量避免使用,因此一块PCB上的蛇形线越多并不意味着越"高级".实际设计中,为了保证信号有足够的保持时间,或减小同组信号之间的时间偏移,往往不得不故意进行绕线,例如DDR*(DDR1/DDR2/DDR3)中的DQS与DQ信号组要求要严格等长以降低PCB skew,这时就要用到蛇形线. (1)设置蛇形线的参数.蛇形…

对于熟悉Intel FPGA的老(gong)司(cheng)机(shi)来说,外部存储器的控制早已是轻车熟路,但是对于新手,DDR3/DDR2 的IP使用也许并没有那么简单,不过没关系,骏龙的培训网站(www.fpgadesign.cn)上有免费的视频教程可以帮助大家快速的熟悉DDR3/DDR2 IP核的使用.今天我来分享下在使用DDR3/DDR2的IP时常有新手遇到的两个错误的解决办法. 1.Error (165050): The assigned location PIN B13 for D…