画keepout的方法 先选中Keepout层:然后 右键->Place->Keepout->然后选择要画圆还是线 Keepout层一般只用来辅助Layout,不能作为PCB的外形结构使用!!! Keepout层转为Mechanical1的方法有些以前画的板子用了Keepout层做板子外形,为了与标准统一,需要转到机械层来,但是AD18中不能直接复制黏贴,该怎么办?1.如果板子只有外边框,板子内部没有使用Keepout进行开槽或挖空等,类似下图,只用Keepout定义了板子的外形: 如下

对于这个问题,有两种解决办法. 1.当传入的参数有0时,只判断!=null即可. 2.将0转化为String类型,就可以解决这个问题.

手头有个MTK双频路由器的开发板,做工良好,但让人蛋疼的是,TTL线没有标注TX/RX/GND/VCC,这个小细节的缺失给使用带来了巨大麻烦.   网上搜了半天也没找到相关电路图,只好遍历测试找到正确的连接方式,VCC线不用连,所以共有24种连接方式.   注意:即便不连接串口板的VCC线,依然有烧板(串口板)的可能性!如果板子过热或冒烟,那就是中招了,牢牢记下这个错误的连接方式,防止再次踩雷,然后,擦干眼泪,换块板子继续.   正确连接方式: 开发板--串口板 TX--------RX RX-

源码链接都在后面 前面的都是介绍单独的WIFI,没有和单片机结合起来,因为做项目很少会只用WIFI模块.大多数都是WIFI模块作为中转数据的桥梁,单片机负责 数据采集,控制等等,所以自己准备出一套51单片机+WIFI模块和32+WIFI模块的教程,当然先出51单片机的, 自己的规划是 51单片机: 配合WIFI模块实现采集和控制 WIFI模块: 先讲AT指令开发(TCP,UDP),然后是LUA开发(TCP,UDP,MQTT等等各种功能),最后是SDK开发(TCP,UDP,MQTT等等),当然这些

将之前打的nrf52832的板子拿到手了,经过一番焊接和调试后,发现了一些问题,因为是第一次画板焊接调试,很多地方做的不好,现在将自己的一些经验总结如下: 1 在制板之前,丝印层有必要好好的检查,建议元器件的丝印不要距离太近,如果距离太近,很多丝印都没办法做到板子上. 这次我布的板子很多元器件,尤其是电阻电容,靠得太近导致很多丝印都没有做到板子上. 2 制板之前一定要把封装好好的检查. 这次板子LDO本来是要用HT733,HT733的封装为SOT-89-A,结果我不知道怎么搞得,用了AMS111

关于uFun学习板--"满满的爱和正能量" uFun是由@张进东 张工组织发起的一个开源的学习板,设计初衷是为了帮助学生更好的理解电子知识和开发技巧,同时又能对学生毕业找工作有很明显的帮助.张工于2014年10月提出这个想法,并发到了博客上,不久就得到了全国各地几十位小伙伴的支持和响应,大家天南海北,筹钱献力,多位在职工程师,利用业余时间共同设计了这块学习板,经过几次的设计验证,还有一些厂商的支持,400套学习板诞生了. 关于uFun的LOGO含义:"U"上面两个点

       上一篇博客讲述了各个部分的原理图,那么根据原理图画出PCB,其实PCB是一门很大的学问,想要掌握谈何容易.就笔者在画PCB时的一些注意事项做一些说明.        1.电源部分的电源线尽量走粗,能够提供较大的电流,其实可以想象成河流,越宽的河流流过的水越多,差不多就这个道理了.走线最好从一个点出发,遍布全板.笔者电源部分一般走20~50mil: 图2.21 电源走线宽度        2.对于地和电源过孔,尽量比信号孔大一些.有条件,可以在过孔处加滤波电容,下图是笔者在电源部分和

PCB 锣板和半孔工艺的差别 PCB 在做模块时会用到半孔工艺,但是由于半孔是特殊工艺. 需要加费用,打板时费还不低. 下面这个图是锣板和半孔工艺的差别. https://www.amobbs.com/thread-5698483-1-1.html

一.raid什么意思? RAID是"Redundant Array of Independent Disk"的缩写,raid什么意思了?说白了,中文翻译过来通俗的讲就是磁盘阵列的意思,也就是说RAID就是把硬盘做成一个阵列,而阵列也就是把硬盘进行组合配置起来,做为一个总体进行管理,最关键的是这个阵列的磁盘之间具有冗余容错处理,这样可提高磁盘之间相互的安全性和稳定性,不存在"单点"硬盘现象,也就说不会让某些硬盘读写频繁,其它的硬盘可能数据交换较少的现象,从而提高硬盘的

    近期在排查redis做rdb时会有部分请求超时的case.初步推断是我们redisserver上开启了THP(Transparent Huge Pages).      1) Linux本身的页大小是固定的4KB,在2.6.38内核新增了THP,透明地支持huge page(2MB)的使用.而且默认开启.开启THP的优势在于:         - 降低page fault.一次page fault能够载入更大的内存块.         - 更小的页表.同样的内存大小,须要更少的页.  

前言 centos6.8下su用户下可以识别到用户的板子,能正常下板,而普通用户下无法探测到用户板子. 需要配置一下usb-blaster,不然的话,虽然quartus软件能识别,但是无法探测到FPGA板子而无法使用. 流程 新建 /etc/udev/rules.d/51-usb-blaster.rules文件,加入以下内容: # USB-Blaster SUBSYSTEM==", SYMLINK+="usbblaster" 以上.

  自2017年1月9日张小龙宣布万众瞩目的“微信小程序”正式上线了.以名字看,感觉像是突出了“将你的程序接入微信”的意思. 我们此前分析过微信的功能迭代节奏:一般微信重要的功能规划周期,大约会在在9-12个月的时间里.这样算起来,这次应用号从规划到上线,节奏也蛮符合. 我们先看下面这张据传是张小龙发在朋友圈关于小程序的评论: 关于这张图片,前半段我理解为小程序是微信内的云端应用,不是原生App,对用户来说很轻(对开发者来说也会更轻). 后半句则应该理解为:用户用完就退出程序,离开别人的服务,但

raid5什么意思?如何做raid5?raid5 几块硬盘? 分类: 项目管理2012-09-28 00:38 5326人阅读 评论(0) 收藏 举报 一.raid什么意思?RAID是“Redundant Array of Independent Disk”的缩写,raid什么意思了?说白了,中文翻译过来通俗的讲就是磁盘阵列的意思,也就是说RAID就是把硬盘做成一个阵列,而阵列也就是把硬盘进行组合配置起来,做为一个整体进行管理,最关键的是这个阵列的磁盘之间具有冗余容错处理,这样可提高磁盘之间相互

一.Windows Windows没什么好说的了,铁定vs(下载链接:https://visualstudio.microsoft.com/zh-hans/), 因为如果不用vs,做Qt时会有奇妙的错误(具体见我的博客https://www.cnblogs.com/zhujiangyu/p/13387057.html) 我现在Windows用vscode是因为配置不够高 附:vs2019配置要求 VISUAL STUDIO 2019 系统要求 支持的操作系统 Visual Studio 2019

要实现留言功能,发送者和接受者必不可少,其次就是留言时间留言内容. 要实现的功能: 1.登录者只能查看自己和所有人的信息,并能够给好友留言 2.留言板页面,好友采取下拉列表,当留言信息为空时,显示提示,并停留在当前页面 3.查看过的信息,消息显示已读 4.用$_SESSION[]获取登陆者,并用$_SESSION[]防止用户绕过登录直接进入主页面 第一步建数据库: 需要用到的三张表分别为:friend表,yuangong表,chenai表 yuangong表: friend表: chenai表

要实现留言功能,发送者和接受者必不可少,其次就是留言时间留言内容. 要实现的功能: 1.登录者只能查看自己和所有人的信息,并能够给好友留言 2.留言板页面,好友采取下拉列表,当留言信息为空时,显示提示,并停留在当前页面 3.查看过的信息,消息显示已读 4.用$_SESSION[]获取登陆者,并用$_SESSION[]防止用户绕过登录直接进入主页面 第一步建数据库: 需要用到的三张表分别为:friend表,yuangong表,chenai表 yuangong表: friend表: chenai表

概述 本文讲解的主要是有效和单元的思想,并不是说如何编写单元测试,用于改善和提高开发效率.编码风格.编码可读性和单测效率,不盲目追求覆盖率. 背景 现在很多单元测试只是利用@Test注解把代码或者整个请求接口内的business做测试 单测的过程就很多查数据库的方法,但是没必要每次都测sql,因为sql测一遍都应该是正确的. 未明确单元测试由开发负责.单元测试是用于维护代码逻辑不被修改或者,修改了也不出错,不是测试的事情. 单测代码启动速度.效率太低 没有在各个环境整个工程单元测试通过 方法写的

1.如何在allegro中取消花焊盘(十字焊盘) set up->design parameter ->shape->edit global dynamic shape parameters->Thermal relief connects ->Thru pins ,Smd pins -> full contact 2.allegro 中如何设置等长 setup -> constraints->electrical->net->routing-&

Slikscreen_Top  :顶层丝印层 Assemly_Top    :装配层,就是元器件含铜部分的实际大小,用来产生元器件的装配图.我自己感觉这一层如果对于贴片的元器件,如电容,就是两个贴片铜片的实际大小,而place_bound_top层是 整个贴片元器件的实际大小,这一点很多人都没真正搞懂!也可以使用此层进行布局: Soldermask_Top: 顶层阻焊层  负片输出 Pastemask_Top :  顶层钢板层 加焊层                     3.助焊层(Past

The layers themselves are grouped by their functional types: Signal Layers – Top Layer, Bottom Layer, Mid-Layer 1-30 Internal Planes – Internal Plane 1-16 Other Layers – Drill Guide, Keep-Out Layer, Drill Drawing, Multi-Layer Silkscreen Layers – Top