一.分支预测 当包含流水线技术的处理器处理分支指令时就会遇到一个问题,根据判定条件的真/假的不同,有可能会产生转跳,而这会打断流水线中指令的处理,因为处理器无法确定该指令的下一条指令,直到分支执行完毕.流水线越长,处理器等待的时间便越长,因为它必须等待分支指令处理完毕,才能确定下一条进入流水线的指令.分支预测技术便是为解决这一问题而出现的.分支预测技术包含编译时进行的静态分支预测和硬件在执行时进行的动态分支预测. 1.静态分支预测(1)静态预测器预测条件跳转不发生,因此总是顺序取下一条指令推测执

在基于流水线(pipeline)的微处理器中,分支预测单元(Branch Predictor Unit)是一个重要的功能部件,它负责收集和分析分支/跳转指令的执行结果,当处理后续分支/跳转指令时,BPU将根据已有的统计结果和当前分支跳转指令的参数,预测其执行结果,进而为流水线取指提供决策依据,从而提高流水线效率. 本文将针对分支预测单元的设计思路进行讨论.在进行设计前,首先需要说明使用分支预测技术的原因及其现实意义. 在流水线处理分支跳转指令时,目标地址往往需要推迟到指令的执行阶段才能运算得出,

去年在安宁庄的时候, 有个同事阐述了一个观点:php中的if else  在执行时考虑到效率的原因,不会按我们的代码的顺序一条一条去试,而是随机找出一个分支,执行,如果不对,再随机找到一个分支 当时由于种种原因,也没过多去想这个问题,最近查了下资料,发现里面的学问还挺大的 php解释器是由c编写的,是个经编译生成的二进制文件, 我们编写的PHP代码相当于这个C程序的参数,只不过这个参数是个一个的文件, 这个C程序要解析这个php文件,产生相应的opcode,再去执行opcode对应的函数,每一部

人们一直追求CPU分支预测的准确率,论文Simultaneous Subordinate Microthreading (SSMT)中给了一组数据,如果分支预测的准确率是100%,大多数应用的IPC会提高2倍左右. 为了比较不同分支预测算法的准确率,有个专门的比赛:Championship Branch Prediction(CPB).CPB-5的冠军是TAGE-SC-L,在TAGE-SC-L Branch Predictors Again中有详细描述: 但是分支预测准确率高意味着更复杂的算法,

每个时代,都不会亏待会学习的人. 大家好,我是 yes. 这次本来是打算写一篇 RocketMQ 相关文章的,但是被插队了,我也是没想到的. 说来也是巧最近在看 Dubbo 源码,然后发现了一处很奇怪的代码,于是就有了这篇文章,让我们来看一下这段代码,它属于 ChannelEventRunnable,这个 runnable 是 Dubbo IO 线程创建,将此任务扔到业务线程池中处理. 看到没,把 state == ChannelState.RECEIVED 拎出来独立一个 if,而其他的 st

智能指针笔记 GCC的原子操作函数 将流水线引入cpu,可以提高cpu的效率.更简单的说,让cpu可以预先取出下一条指令,可以提供cpu的效率.如下图所示: 取指令 执行指令 输出结果 取指令 执行 可见,cpu流水钱可以减少cpu等待取指令的耗时,从而提高cpu的效率.如果存在跳转指令,那么预先取出的指令就无用了.cpu在执行当前指令时,从内存中取出了当前指令的下一条指令.执行完当前指令后,cpu发现不是要执行下一条指令,而是执行offset偏移处的指令.cpu只能重新从内存中取出offset

关于分支预测的基本概念和详细算法可以参考我之前写的知乎回答,基本概念不再阐述了~~ https://www.zhihu.com/question/486239354/answer/2410692045 说几个常见的能够提升CPU分支预测效率的方法. 将最常见的条件比较单独从switch中移出 分支预测除了需要预测方向,还需要预测分支的目标地址.目标地址BTA(Branch Target Address)分为两种: 直接跳转(PC-relative, direct) : offset以立即数形式固

1.引言 在很多源码如Linux内核.Glib等,我们都能看到likely()和unlikely()这两个宏,通常这两个宏定义是下面这样的形式. #define likely(x) __builtin_expect(!!(x), 1) #define unlikely(x) __builtin_expect(!!(x), 0) 可以看出这2个宏都是使用函数 __builtin_expect()实现的, __builtin_expect()函数是GCC的一个内建函数(build-in functi

记录一个在StackOverflow上看到一个十分有趣的问题:问题. 高票答案的优化方法: 首先找到罪魁祸首: if (data[c] >= 128) sum += data[c]; 优化方案使用位操作: int t = (data[c] - 128) >> 31; sum += ~t & data[c]; 正数右移31一定为0,负数右移31一定为-1.再取反进行求&(按位与),0与任何数的&为0,-1与任何数的&为数本身.这样就巧妙的避开分支预测了,可以

#define likely(x) __builtin_expect(!!(x),1)#define unlikely(x) __builtin_expect(!!(x),0) 用于优化在做分支判断的时候CPU流水线问题 likely()用于分支判断的时候很有可能执行的指令,而unlikely()则相反

看一些代码时,会遇到likely unlikely, 查了查网上的资料,结合自己的理解记录一下. 1. 一些概念 指令周期是指执行一条指令所需要的时间,一般由若干个机器周期组成,是从取指令.分析指令到指令执行完所需的全部. 预取指令具体方法就是在不命中时,当数据从主存储器中取出送往CPU的同时,把主存储器相邻几个单元中的数据(称为一个数据块)都取出来送入Cache中.预取指令可以更好的利用 cpu资源.简单说就是从内存取指令很慢, cpu要等待这个过程.如果能提前预测可能执行的指令,就提前从内存

乱序执行(out-of-order execution)是指CPU采用了允许将多条指令不按程序规定的顺序分开发送给各相应电路单元处理的技术.比方Core乱序执行引擎说程序某一段有7 条指令,此时CPU将根据各单元电路的空闲状态和各指令能否提前执行的具体情况分析后,将能提前执行的指令立即发送给相应电路执行. 分支指令预测技术 http://blog.csdn.net/ysdaniel/article/details/6013318

两篇结合就ok啦 1.https://www.jianshu.com/p/be389eeba589 2.https://blog.csdn.net/edonlii/article/details/8754724?tdsourcetag=s_pcqq_aiomsg

文章目录 1. risv 相关背景 1.1 arm 授权费 1.2 riscv 发展历史 1.3 riscv 风险 2. 指令集 2.1 可配置的通用寄存器组 2.2 规整的指令编码 2.3 简洁的存储器访问指令 2.4 高效的分支跳转指令 2.5 简洁的子程序调用 2.6 无条件码执行 2.7 无分支延迟槽 2.8 无零开销硬件循环 2.9 简洁的运算指令 2.10 优雅的压缩指令子集 2.11 特权模式 2.12 CSR寄存器 2.13 中断和异常 2.14 矢量指令子集 2.15 自定制指

http://blog.sina.com.cn/s/blog_6472c4cc0100lqr8.html 蝶变ARM 1929年开始的经济大萧条,改变了世界格局.前苏联的风景独好,使得相当多的人选择了马克思.惧怕布尔什维克红色力量的人投入了法西斯的怀抱,剩余的人选择了妥协与折中.整个世界的迅速分解使得第二次世界大战成为必然. 1933年,罗斯福成为美国第三十二任总统,开始实施新政.这些新政使美国摆脱了危机,决定了二战的走向.罗斯福的背后站着的是凯恩斯,凯恩斯的国家资本主义化解了整个资本主义阵营有

今年的新手机趋势无异是全面向四核靠拢,不过同样是四核,在实际的性能上其实是千差万别.例如针对入门级主流市场的四核手机普遍采用的都是Cortex-A7以及 Cortex-A9 级别的CPU内核,这类内核性能.成本以及发热都会较低,因此在入门市场上大行其道. 而在高端智能手机中则出现了一些新的变化,除了去年就已经崭露头角的高通Krait系列架构四核外,ARM正统的Cortex-A15也开始走上了四核手机的舞台,例如三星的Exynos 5 Octa.NVIDIA 的Tegra 4. Cortex-A1

转自:http://www.wowotech.net/basic_subject/meltdown.html#6596 摘要(Abstract) The security of computer systems fundamentally relies on memory isolation, e.g., kernel address ranges are marked as non-accessible and are protected from user access. In this p

1. RISC-V和其他开放架构有何不同 如果仅从"免费"或"开放"这两点来评判,RISC-V架构并不是第一个做到免费或开放的处理器架构. 在开始之前,我们先通过论述几个具有代表性的开放架构,来分析RISC-V架构的不同之处以及为什么其他开放架构没能取得足够的成功. 平民英雄--OpenRISC OpenRISC是OpenCores组织提供的基于GPL协议的开放源代码RISC处理器. OpenRISC具有以下特点: 采用免费开放的32/64位 RISC架构. 用Ve

Intel CPU漏洞分析报告 预备知识 存储分级 由于计算机存储分级的特性(第一级:寄存器,第二级:高速缓存,第三级:内存,第四级:磁盘),每一级之间的访问速度差距高达数量级.所以处理器会将用到的数据和指令加载进高速缓存(现代CPU分指令高速缓存与数据高速缓存),以提高计算机的执行速度.其加载数据或指令进高速缓存的原则是(空间局部性.时间局部性): 1. 时间局部性:如果一个数据被访问,那么在近期它很可能还会被再次访问. 2. 空间局部性: 与当前访问的数据紧挨着的数据,近期将会被访问 分支预

1. 前言 一颗芯片最主要的就是CPU核了,处理CPU Core之外,还存在很多其他IP,包括Graphical.Multimedia.Memory Controller.USB Controller等等. ARM products列出了主要产品,其中Architecture和Processors需要重点关注. Architecture扩展的四大领域: Security Extensions (TrustZone technology)------------安全技术 Advanced SIMD